化学机械抛光 CMP：晶圆表面怎样被全局磨平
更新时间：2026-09-24。本文是「集成电路大类 · 芯片设计」**进阶层（intermediate）**晶圆制造工艺系列的一篇。氧化层生长与热预算 讲过怎样长二氧化硅，刻蚀工艺：湿法、干法与各向异性，图形怎样真正转进硅片 讲过怎样把图形刻进薄膜。但每做完一层图形，晶圆表面就有高有低、有台阶。化学机械抛光回答的问题是：怎样把布满纳米级起伏的晶圆重新磨成全局平整的平面，好让下一层光刻和沉积继续做下去。全景可对照 芯片制造的核心工艺：从晶圆到芯片。
本文要回答的问题
- 薄膜长好、图形刻完不就行了，为什么还要专门磨平？
- 化学机械抛光的「化学」和「机械」分别指什么，两者怎样协同？
- 浆料里的磨粒和化学液各自干什么，抛光垫起什么作用？
- 去除速率、选择比、终点检测怎么控制，磨多了磨少了会怎样？
- 铜大马士革工艺里，CMP 怎样精确停在阻挡层上？
- 碟形（dishing）、侵蚀（erosion）、划伤怎么来的，磨完为什么还要清洗？
一、为什么必须磨平：台阶、景深与多层堆叠
先看不做 CMP 会怎样。每沉积一层、刻一次图形，表面就留下几十到几百纳米高的台阶。现代逻辑芯片有 10 层以上金属互连，如果每层都不平，台阶会层层传递、累积放大，上层表面像丘陵一样起伏。
这会直接卡死光刻。光刻成像系统有景深（depth of focus，焦深）：只有在焦平面附近很薄的高度范围内图形才能清晰成像，用 光刻原理：掩模、曝光与分辨率 里的数字，0.18 µm 时代景深还有几百纳米，到 7 nm 浸没式光刻只剩约 50~100 nm，EUV 进一步收窄。而一道介质层沉积常常有 300~800 nm 厚——表面只要残留一道没磨平的普通台阶，高度就是景深的好几倍，光刻机不可能在一整层上同时对上焦，图形报废。此外在陡坡和深谷里，CVD 薄膜覆盖不均、PVD 金属在台阶侧面容易断条，刻蚀速率也随局部形貌变化。
解决思路是平坦化（planarization），分两个层次：
| 类型 | 作用范围 | 典型手段 | 局限 |
|---|---|---|---|
| 局部平坦化 | 微米尺度小台阶 | 旋涂玻璃 SOG、回刻（etchback）、硼磷硅玻璃 BPSG 高温回流 | 只能抹平近处起伏，远处高低差依旧 |
| 全局平坦化 | 整片 300 mm 晶圆 | 化学机械抛光 CMP | 设备与浆料昂贵，工艺窗口窄 |
0.5 µm 以上的老工艺把 BPSG 加热到 800~900°C 让玻璃软化回流就能摊圆台阶；但线条一细，回流温度会破坏浅结和已有金属层，局部手段在 0.35 µm 前后走到尽头。CMP 最早是硅片厂的技术——单晶硅棒切片后要靠它把晶圆磨成无损伤镜面（见 从沙子到硅片：晶圆制造与拉晶），搬进芯片厂平坦化介质、再扩展到钨和铜，是 1990 年代的关键创新。0.25 µm 节点之后它成为标配：先进逻辑工艺一片晶圆要经历 20 次以上 CMP，3D NAND 堆叠层数过百后次数同样水涨船高。
二、CMP 是什么：化学腐蚀与机械研磨协同
化学机械抛光的名字就把原理说完了：化学作用软化表面，机械作用把软化层带走，两只手协同。
纯机械研磨（像磨刀）划伤严重、损伤层深，硬材料还磨不动；纯化学腐蚀（像湿法刻蚀）各向同性，高低处一起被溶解，起伏依旧。CMP 把两者耦合进同一个循环：化学液先在表面生成一层 1~5 nm 厚的软反应层（氧化物或氢氧化物），磨粒和抛光垫的摩擦只把这层软层磨掉；新鲜表面暴露后化学液立刻再生成反应层，再被磨掉，如此循环。磨粒在界面间短暂固着、滚动、再脱离，碎屑被络合剂溶解带走，留下均匀雾面微痕而不是深沟。
这个耦合带来一个巧妙的几何效应：凸出的地方承受压力大、浆料供给充分，磨得快；凹处接触不到抛光垫，几乎磨不到。 于是高处优先被削平、低处保留，表面自然趋向平整——这正是它区别于湿法刻蚀的关键：去除速率随局部压力变化，而不是处处相同。化学层还充当缓冲，磨粒不直接硬刮基底，大幅减少划伤和亚表面损伤。如果化学太强、机械太弱，反应层会被液相等向腐蚀，平坦化失效；机械太强、化学太弱则退化成硬研磨，划伤和晶格损伤成片。任何成熟浆料配方，都是在这个平衡点上反复标定出来的。
三、设备：转盘、抛光头、抛光垫与浆料
CMP 主机核心结构不复杂，难点在控制精度。晶圆正面朝下扣在旋转的抛光垫上，抛光垫贴在大转盘（platen）上；抛光头（carrier）吸住晶圆背面，施加可精确调节的下压力，并让晶圆旋转、同时在垫面上来回摆动；含磨粒的浆料（slurry）持续浇注到垫中央，靠离心力铺满界面。
三个细节决定均匀性。第一，晶圆和转盘同向旋转但转速不同，加上抛光头摆动，使晶圆每一点走过的相对路径均匀化，这是片内均匀性的基础。第二，抛光垫是带微孔的聚氨酯材料，负责储运浆料、送磨粒进界面、带走碎屑；垫面被压实磨光后存浆能力下降，所以旁边的金刚石**修整盘（conditioner）**要在抛光间隙把垫面重新拉出粗糙微孔，这个「垫调节」直接决定去除速率的稳定性。第三，先进抛光头把晶圆背面分成多个压力腔，对中心和边缘分区加压，补偿边缘过快或过慢。
衡量去除快慢的核心是 Preston 方程：去除速率 RR = Kp · P · V，其中 P 是接触压力、V 是相对速度、Kp 由浆料和材料决定。调平坦化本质上就是调压力分布和速度。典型速率在每分钟几百纳米量级：氧化硅约 200~600 nm/min，铜约 500~1000 nm/min。摩擦生热会加快化学反应，界面温度可升十几度，机台要靠浆料流量监控散热。生产机台通常并排装三到四个转盘，铜 CMP 在第一盘高速粗抛、第二盘露阻挡层、第三盘精抛去阻挡层，再连体进清洗干燥模块；抛光垫用到几百到上千片后更换，换新后还要先跑 dummy 片「垫磨合」让速率稳定。
四、浆料：磨粒与化学液怎样搭配
浆料由纳米级固相磨粒和液相化学试剂组成，配方随被磨材料而变：
| 被抛材料 | 典型磨粒 | 化学液 | 机理要点 |
|---|---|---|---|
| 氧化硅（ILD/STI） | 气相二氧化硅 SiO₂ 或氧化铈 CeO₂，50~200 nm | 碱性（KOH/NH₄OH，pH 10~11） | 碱水软化 SiO₂ 形成硅酸凝胶层后带走；CeO₂ 对氧化硅有化学键合作用，速率高 |
| 铜 | 氧化铝 Al₂O₃ 或硅胶 | 氧化剂 H₂O₂ + 络合剂（氨基酸）+ 缓蚀剂 BTA | Cu 先被氧化成 Cu₂O/CuO 软层，磨掉后络合剂把铜离子溶走；缓蚀剂在凹处钝化保护 |
| 钨 | 氧化铝 Al₂O₃ | 氧化剂 + 铁盐催化 | W 氧化成 WO₃ 软层后去除，用于钨塞 CMP |
铜浆料最能体现「协同」：氧化剂长软氧化层，络合剂抓住磨下来的铜离子溶进液体防止重新沉积，缓蚀剂 BTA（苯并三氮唑）在不需要继续磨的表面生成钝化膜——凸点处膜被摩擦破开继续磨，凹处被膜保护，选择比和平坦化能力由此而来。浆料使用前要持续搅拌、循环过滤到亚微米级，防止磨粒沉降团聚，团聚大颗粒是划伤的主要来源。
STI CMP 还展示了配方怎样替代终点控制：在氧化铈浆料里加入带负电的高分子表面活性剂，它优先吸附在带正电的氮化硅表面形成保护层，让 Si₃N₄ 几乎不被磨而氧化硅照磨，选择比可做到 20:1 以上；一旦氧化硅磨穿、氮化硅露出，保护层即时生效，等于化学层面的自动停车。抛一片晶圆要用几百毫升到一升以上浆料，它是 CMP 最大的单项运行成本，废液还要按含金属和碱性分类处理。
五、去除速率、选择比与终点：磨到哪里必须停
CMP 是纯减法工艺，磨掉的东西长不回来。以**介质层 CMP（浅槽隔离 STI）**为例：槽里和片场上都堆着氧化硅，要把场氧上面的磨掉、停在氮化硅停止层上，槽里氧化硅留下做隔离——这正是高选择比浆料允许过抛裕量的价值。
终点检测有两条腿：在位光学监测在转盘里开窗，用激光干涉或反射率实时测膜厚，磨穿一层、材料切换的瞬间曲线明显转折，据此停车；摩擦电流监测捕捉材料切换时摩擦系数变化引起的转盘电机电流变化，作为辅助信号。
即便有终点检测，仍要留一段可控的过抛（overpolish）吃掉片内厚度不均的残余：过抛越久平坦度越好，但碟形、侵蚀越重，这是核心权衡。片内均匀性要求 ±3% 以内，边缘 3~5 mm 一圈最难——浆料在边缘飞溅、压力边界突变，要靠分区背压腔和可加压的保持环（retaining ring）单独调。机台还做批到批控制（run-to-run control）：抛光后量测站抽测多个点，把厚度偏差反馈给下一片的抛光时间和压力，修正浆料老化、垫面磨损带来的漂移。量产稳定性靠的就是「在位终点 + 片后量测 + 配方自动微调」三层闭环。
这张图要读的是几何本质：CMP 不是均匀削薄，而是「削高填低」式重构表面，同时整盘厚度下降，最终表面达到纳米级平面度、恰好停在停止层上。
六、CMP 在产线上的岗位：不只是铜互连
从晶圆进厂到封片前，CMP 在四个岗位反复登场：
| 岗位 | 出现位置 | 去除对象/停止层 | 为什么需要它 |
|---|---|---|---|
| 硅片抛光 | 晶圆制造（进厂前） | 体硅，无停止层 | 磨掉切片锯痕和损伤层，得到原子级平整镜面 |
| STI CMP | FEOL 前段 | 氧化硅 / 停在氮化硅 | 磨平填平沟槽的氧化硅，定义有源区边界 |
| 钨塞 CMP | FEOL 接触孔、通孔 | 钨 / 停在层间介质 | 只留孔内钨塞连接上下层 |
| 铜大马士革 CMP | BEOL 后段 | 铜 + TaN/Ta 阻挡层 / 停在介质 | 层数最多、最核心，见下一节 |
此外多晶硅 CMP 在某些存储器和先进栅极工艺里用于把浮栅或替代栅极磨平。前沿应用还有：TSV 硅通孔要磨掉十几微米厚的铜，去除量比普通互连大两个数量级；混合键合（hybrid bonding）要求两片晶圆的铜垫和介质直接面对面键合，对表面粗糙度和碟形量提出亚纳米级要求，这是当前 CMP 技术演进最主要的拉动力。规律很清楚：凡是「先填平、再只要填平部分」的结构都离不开 CMP。各岗位时序可对照 CMOS 前端制造全流程 FEOL。
七、铜大马士革 CMP：三步停在阻挡层
铜很难用干法刻蚀出精细线条，于是工艺反过来做：先在介质里刻出沟槽和通孔，沉积几纳米厚的阻挡层（TaN/Ta，防止铜扩散进介质），再电镀把铜填满沟槽并在表面盖上 400~800 nm 厚的覆盖层；然后用 CMP 把多余的铜和阻挡层磨掉，只留沟槽里的铜线。详细结构见 后端互连 BEOL：铜互连与低 K 介质。
难点在于界面上有铜、阻挡层、介质三种材料，而没有任何一种浆料能对三者一次给出理想选择比，生产上拆成三步：
| 步骤 | 磨什么 | 浆料 | 停止位置 |
|---|---|---|---|
| P1 | 快速去除九成以上铜覆盖层 | 高速率铜浆料 | 留薄铜安全裕量，不碰阻挡层 |
| P2 | 去净残余铜 | 铜/阻挡层兼顾浆料 | 恰好露出 TaN/Ta |
| P3 | 去阻挡层并轻微修整介质 | 阻挡层浆料（对铜速率低） | 停在介质层，铜线与介质齐平 |
阻挡层只有几纳米厚，P1 绝不能磨穿——高速铜浆料一旦直接撞上阻挡层和介质，选择比不足会迅速啃出深沟。因此采用「分速率抛光」：高速减薄、接近终点自动切低速，把终点精度从几百纳米提高到十几纳米。P3 时间最短，过抛一丁点都会转化成碟形与侵蚀。低 K 介质机械强度低、多孔，压力过大直接碎裂分层，所以铜 CMP 下压力一路降低，进入「低压力抛光」区间，传统 Preston 方程在极低压下也需重新拟合。还要注意上游：电镀后密集沟槽区和空旷区厚度不同，存在长波长起伏，P1 负责长波平坦化、P2/P3 负责停层精度，因此工艺集成工程师总是把「电镀—CMP」当成一对联调工序。
八、典型缺陷：碟形、侵蚀、划伤与后清洗
CMP 是缺陷最敏感的工艺之一，三个标志性缺陷：
| 缺陷 | 形貌 | 成因 | 后果与控制 |
|---|---|---|---|
| 碟形 dishing | 宽铜线中央被磨成下凹碟状 | 铜比阻挡层/介质软，过抛时垫面压进宽沟槽继续磨铜 | 铜线减薄、电阻升高；限制线宽、缩短过抛 |
| 侵蚀 erosion | 整片密集铜线阵列连同介质被磨低 | 密集区铜与阻挡层占比高，P3 总去除量大 | 局部厚度损失、电容变化；优化图形密度与选择比 |
| 划伤 scratch | 表面线状沟痕 | 浆料团聚大颗粒、垫面碎屑、修整盘掉金刚石 | 断线或短路；控制过滤、垫清洁与修整盘状态 |
碟形和侵蚀都随过抛时间增大、与版图密度强相关。碟形发生在单根宽线内部，侵蚀发生在一片密集线区，根子都是过抛和图形密度。所以版图上要插**哑金属（dummy metal）**把铜密度拉均匀，过宽的线切成窄条加哑图形拼接（slotting）——这是 DFM 与 CMP 的典型联动。其他常见缺陷还有铜离子残留引起的电化学腐蚀、浆料在表面干掉形成的干涸印，以及低 K 介质边缘受力分层剥落。
磨完的晶圆沾满浆料、磨粒、金属离子和反应产物，CMP 后清洗（post-CMP clean）是工艺不可分割的一半，必须在浆料干涸前进行：去离子水冲 → 聚乙烯醇 PVA 软毛刷在兆声波辅助下轻刷（铜工艺用弱碱性清洗液，兼顾去颗粒和抑腐蚀）→ 兆声冲洗 → 借异丙醇蒸汽或 Marangoni 效应无水痕旋转甩干。难在「既要去掉、又不能伤到」：铜面活泼，水膜停留就会氧化；兆声过强会在铜线上气蚀出小坑，毛刷老化掉毛反成颗粒源。质量判据三条：30~50 nm 以上颗粒数达标、铜离子面密度低于每平方厘米 10¹⁰ atoms（用全反射 X 射线荧光 TXRF 测量）、铜面无腐蚀点和水痕。任何一条不过就得返工或报废——残留铜离子带进后续层会造成漏电，这和铜扩散必须靠 TaN 挡在介质之外，是同一条可靠性红线的两个战场。
晶圆制造工艺系列（10 篇）
- 从沙子到硅片：晶圆制造与拉晶
- 光刻原理：掩模、曝光与分辨率
- EUV 光刻：光源与量产难点
- 刻蚀工艺：湿法、干法与各向异性
- 离子注入与退火激活
- 薄膜沉积：CVD/PVD/ALD 对比
- 氧化层生长与热预算
- 本文：化学机械抛光 CMP 与平坦化
- CMOS 前端制造全流程 FEOL
- 后端互连 BEOL：铜互连与低 K 介质
这一篇在知识体系里的位置
CMP 是「加法」与「减法」的收尾者：薄膜沉积：CVD/PVD/ALD 对比 把材料长出来、刻蚀工艺：湿法、干法与各向异性，图形怎样真正转进硅片 把图形做出来之后，CMP 把表面重新归零为平面，给下一层 光刻原理：掩模、曝光与分辨率 让出景深。它在 CMOS 前端制造全流程 FEOL 的多个节点反复出现，并在后段支撑 后端互连 BEOL：铜互连与低 K 介质 的大马士革流程。整体顺序可对照 芯片制造的核心工艺：从晶圆到芯片 建立全局感。
总结
化学机械抛光（CMP）靠浆料中化学液先生成软反应层、磨粒和抛光垫再将其机械磨除的协同作用，利用「凸点受压大、去除快，凹处接触不到、去除慢」的几何效应实现整片晶圆的全局平坦化，解决多层互连中光刻景深不足和台阶层层累积的问题；工艺好坏看去除速率（Preston 方程由压力与速度决定）、对停止层的选择比和光学/电流终点检测，铜大马士革靠 P1 去铜、P2 露阻挡层、P3 去阻挡层停介质的三步组合精确保留沟槽铜线，而控制过抛是压制碟形、侵蚀、划伤三大缺陷的关键，磨完必须立即做刷洗加兆声的 CMP 后清洗，去掉磨粒与铜离子残留。