玻璃基板 封装：TGV 通孔、无芯板与 AI 封装的下一代载体路线
更新时间：2026-09-25。在封装基板 中介层里，我们拆解了 die 经凸点、有机基板、BGA 焊球到 PCB 的完整通路，也看到高端 2.5D 封装不得不请回硅中介层和 TSV；封装基板 PCB 协同设计则把基板与主板之间的阻抗连续和焊点疲劳摆上了台面。这一篇讨论被业界盯得最紧的下一代载体：把有机基板的树脂换成一片玻璃，用 TGV（Through-Glass Via，玻璃通孔）代替机械通孔和激光盲孔。基础概念可先回看封装入门，追求极致垂直密度的路线则见混合键合 SoIC。
本文要回答的问题
- AI 芯片的封装基板现在卡在哪里，为什么业界认为玻璃基板 封装能解这个结？
- 玻璃相对用了几十年的有机基板（BT/ABF）到底强在哪？介电损耗、表面平整度、CTE、翘曲四个维度各是什么量级？
- TGV 玻璃通孔怎么做出来？激光成孔、电镀填孔的深径比能到多少，为什么玻璃基板天然适合无芯板结构？
- 玻璃又脆又硬，量产路上最现实的裂纹、崩边和成本难题是什么？
- 典型 TGV 的直径与节距是多少，主要厂商的路线图时间表指向哪一年（下文时间均为行业预期，非承诺）？
一、AI 封装为什么把基板逼到了极限
先说需求侧。一颗顶级 AI 加速器的封装里，逻辑 die 被多组 HBM 堆栈环绕，整体封装尺寸向 100mm × 100mm 量级迈进，die 上的 I/O 数量以十万计，电源电流上千安培，SerDes 速率向每通道 224G PAM4 演进。承载这一切的有机基板被迫同时变三层：层数更多（16 层以上、20 余层）、线更细（L/S 向亚 10μm 挤）、尺寸更大（大尺寸 FC-BGA）。
但有机材料的物理特性开始拖后腿。树脂与玻纤布压成的基板有三件事先天吃亏：高速信号在树脂介质里损耗偏大，做到 224G 时通道预算所剩无几；铜箔与树脂表面粗糙，亚 10μm 细线的良率和阻抗一致性难做；树脂吸湿、各向异性，大尺寸封装在回流焊和温度循环下翘曲明显，而翘曲直接威胁细间距凸点的共面性与贴装良率。硅中介层解决了布线密度问题，可它面积受晶圆尺寸和良率限制、成本高昂，无法整片替代基座基板。玻璃基板 封装正是在这个夹缝里被提出：用一种可以做到面板级大尺寸、表面原子级平整、电气性能接近硅的材料，做整片承托 die 的基板。
还有一层经济账值得点破。硅中介层只能在圆形晶圆上制造，晶圆边缘的面积天然浪费，片越大、单片成本越高；而玻璃从一开始就按方形面板成形，业界在讨论的面板尺寸已到 510mm × 515mm 量级，一片面板能切出的基板数量远超同直径晶圆，单位面积成本理论上可以随面板世代持续下探。也就是说，玻璃同时动了两块蛋糕：对上，它用面板级成本挑战硅中介层的精细布线；对下，它用更优材料性能挤压高端有机基板。AI 客户愿意承担第一代产品的高溢价，正是为了买下这条学习曲线的起点。
二、有机、硅、玻璃三种载体同台对比
在进入细节前，先把三种基板材料放在一张表里建立坐标。表中数值为业界公开资料的典型量级，具体配方与工艺节点会有出入：
| 维度 | 有机基板（BT/ABF） | 硅中介层 | 玻璃基板 |
|---|---|---|---|
| 材料形态 | 树脂+玻纤布积层，芯板+积层 | 单晶硅片 | 无机玻璃薄片（成分可调） |
| 介电常数 Dk | 约 3.3~4.5 | 约 11.7（高频需屏蔽设计） | 约 4~6，配方可调 |
| 介质损耗 Df | 约 0.01~0.02 | 低，但导体损耗主导 | 约 0.003~0.008，明显更低 |
| 表面粗糙度 | 铜箔 Ra 数百 nm 至 μm 级 | Ra <1nm | Ra <1nm，原子级平整 |
| 可达线宽线距 | 量产约 10~15μm，向亚 10μm 推进 | 0.5~1μm | 面板工艺示范 2~5μm |
| CTE 热膨胀系数 | 约 15~17 ppm/℃ | 约 2.6~3 ppm/℃ | 约 3~9 ppm/℃，成分可调 |
| 垂直互连 | 机械通孔+激光盲孔 | TSV 直径 5~10μm | TGV 直径数十 μm，深径比高 |
| 最大载体尺寸 | 大面板积层，尺寸灵活 | 受光罩/晶圆限制 | 面板级 510mm 见方或更大 |
| 主要短板 | 损耗、翘曲、细线极限 | 成本高、面积受限 | 脆性、裂纹、供应链未成熟 |
一句话概括三者的生态位：有机基板便宜成熟但逼近物理极限，硅中介层精细但贵且小，玻璃被赌的是「又大、又平、损耗又低」——前提是把脆的问题工程化解决。
三、玻璃相对有机基板的四大优势
1. 低介电损耗：给 224G 通道省出预算
高频信号在介质里的损耗随频率升高而放大，其中介质损耗与 Df（损耗角正切）成正比。低损耗 ABF 材料的 Df 约在 0.01 上下，而封装用玻璃的 Df 可做到 0.003~0.006 量级，差一个数量级。对 112G 乃至 224G PAM4 的长通道来说，介质里省下的零点几 dB，可以直接转化为更短的均衡抽头、更低的发射功耗或更长的传输距离。玻璃的 Dk（约 4~6）还可以通过玻璃成分调整，配合通孔和走线设计稳定阻抗。
2. 表面超平：细线工艺的天然地基
ABF 积层要在树脂表面压合铜箔再蚀刻，铜箔有粗糙度，树脂压合后也有起伏；线宽做到 5μm 以下时，粗糙表面不仅让线条边缘锯齿化，铜线上的「牙齿」还显著增加高频导体损耗。玻璃是从熔体冷却形成的无定形固体，抛光后表面 Ra 可低于 1nm，与硅晶圆同档。在这种表面上做半加成（mSAP）或面板级扇出工艺，业界已示范 L/S 2~5μm 的精细布线，使整片基板上就能布出接近中介层密度的走线，而不必整片使用硅。
3. CTE 可调：让玻璃贴着硅胀缩
普通玻璃的热膨胀系数范围很宽，从石英玻璃的不到 1 ppm/℃ 到某些成分的 9 ppm/℃ 以上，且可以通过改变硅、硼、碱金属的配比精确设计。封装玻璃普遍把 CTE 调到约 3~8 ppm/℃，贴近硅 die 的 2.6~3 ppm/℃ 和铜的约 17 ppm/℃ 之间的区间。相比之下 BT/ABF 基板约 15~17 ppm/℃ 的 CTE 与硅相差五倍，全靠 underfill 和焊点硬扛温度循环应力。CTE 匹配意味着凸点与焊点在 -40℃ 到 125℃ 的循环中剪切应变更小，焊点疲劳寿命更长。
这里还要澄清一个常见误解：玻璃的 Dk 比硅低很多，看上去「绝缘性能」不如硅，其实这对基板反而是好事。硅是半导体，硅中介层里 TSV 周围必须制作氧化层隔离，防止信号向衬底漏电和耦合；玻璃本身是绝缘体，TGV 孔壁只需薄薄一层聚合物或氧化层即可，省去了硅中介层特有的衬底损耗与复杂隔离结构，通孔之间的串扰也更容易控制。再加上玻璃不吸湿、不排气，长期可靠性数据库虽然尚在积累，但材料本身的化学稳定性已在显示玻璃等行业被验证了几十年。
4. 翘曲小：大尺寸封装的共面性保障
有机基板是多种材料层层压合的非对称结构，树脂固化收缩、吸湿膨胀、各层 CTE 不一致，回流焊高温下翘曲可达百微米量级，封装越大越严重。玻璃各向同性、不吸湿、刚性高（弹性模量约 70~80GPa，高于树脂一个量级），又可以在无芯板工艺中上下对称地加工，因此大尺寸下翘曲显著更小。对 die 贴装来说，基板够平意味着细间距凸点能够同时接触、虚焊概率降低，这对大面积多 die 封装尤为关键。
四、TGV 玻璃通孔与无芯板叠层
玻璃基板的垂直互连叫 TGV（Through-Glass Via，玻璃通孔）：在玻璃薄片上打出贯穿孔，孔壁做种子层后电镀填铜，形成连接玻璃上下两面布线的铜柱。与有机基板「机械钻通孔 + 激光盲孔」两套孔的体系不同，玻璃上只有一种贯穿孔承担全部垂直连接，结构大为简化。
TGV 的成孔是核心工艺，主流是两条激光路线：一是激光诱导深度刻蚀，先用聚焦激光在玻璃内部沿孔轨迹形成改性损伤区，再经湿法刻蚀把改性区蚀出，孔壁光滑、可并行加工；二是激光烧蚀/等离子刻蚀，用紫外或超快激光直接打孔，或以激光开出掩模开口后干法刻蚀加深。成孔后先化学沉积一层铜种子层，再电镀铜把孔填满或镀成厚孔壁，最后表面 CMP 整平。对深径比高的孔，种子层的均匀覆盖是难点：孔腰处镀不薄会留下孔洞，业界会配合干法溅射、超构化电镀液和对流夹具改善深孔内的电流分布。除铜外，TGV 也有采用导电浆料（铜膏、银膏）真空填塞再烧结的路线，设备便宜但致密度与电阻不如电镀，多用于射频、影像传感器等要求不同的场景。玻璃的高深径比能力是它相对硅的一大看点：量产目标普遍给到 5:1 以上，示范工艺可达约 10:1——在 300μm 厚的玻璃上，这意味着孔径只需 30~60μm。
**无芯板（coreless）**是玻璃基板的天然形态。有机基板必须先有一张刚性芯板才能在两侧逐层积层；玻璃片本身就是刚性承托体，因此不需要任何额外芯板，RDL 直接在玻璃两面生长。无芯板带来两个好处：垂直总厚度更薄、去耦路径更短；上下两面可以对称布线、对称加工，力学上相互抵消应力，进一步压低翘曲。典型 TGV 尺寸的行业参考值为：孔径约 30~100μm（细间距方案向 20~50μm 推进），孔节距约 100~200μm（细密示范约 60~100μm），玻璃厚度约 100~500μm。与硅 TSV 相比，TGV 直径更大但载体也厚得多，单孔载流能力和电源完整性反而占优；与有机基板的机械通孔相比，它又细了三到五倍，布线密度的提升一目了然。
五、挑战：脆性、裂纹与尚未成形的供应链
优势之外，玻璃最著名的属性就是脆。它没有塑性变形阶段，应力超过阈值直接开裂，这给全流程都埋了坑：
- 成孔崩边与微裂纹：激光或刻蚀成孔时，孔口边缘容易出现 chipping（崩边）和看不见的微裂纹，这些微裂纹在后续热应力下会扩展，是漏电和断裂的起点，必须靠优化激光能量、湿法修整和孔壁处理来抑制。
- 搬运与贴装破损：薄玻璃片在切割、电镀、贴装各工序之间要反复搬运，边缘磕碰即可裂整片。面板越大、越薄越难拿放，需要全新的载具、吸盘和边缘保护设计。
- 切割分板：有机基板用铣刀分板，玻璃则要激光切割或裂片，崩边和强度衰减直接决定成品率。
- 电镀与热失配：铜的 CTE 约 17 ppm/℃，玻璃约 3~9 ppm/℃，填铜 TGV 在温度循环中承受剪切，孔壁结合力不足时会出现脱粘或孔洞。
- 供应链与成本：玻璃基板需要玻璃配方、成孔设备、面板级电镀与光刻、检测标准整条新链路，目前产能、良率、成本都无法与成熟 ABF 载板相比；在规模量产前，单片成本预计明显高于高端有机基板。检测环节同样要补课：玻璃透明，传统光学检测的成像逻辑要重做，微裂纹和孔内空洞需要红外、声学或 X 射线手段筛查，而任何漏检的裂纹都可能在客户的温度循环测试中才暴露，认证代价高昂。这些问题单看都不致命，叠加在同一条尚未成熟的产线上，就决定了玻璃基板的爬坡曲线不会陡峭。
因此业内对玻璃基板的共识是乐观但谨慎：物理特性适合 AI 封装，但它首先是一个需要五到十年建设的制造系统工程，而不是一项已经就绪的材料替换。
六、AI 需求拉动与厂商路线图
推动玻璃基板 封装从论文走向产线的最大力量是 AI。224G 互连、大面积多 die 封装、上千安培供电这三组需求同时落在基板上，使头部客户愿意为新材料的前期溢价买单，并与基板厂、玻璃厂联合开发。参与方大致分三类：
路线图方面（以下数字均为行业预期，随良率与需求波动，不构成任何厂商承诺）：IDM 阵营中 Intel 较早公开玻璃基板计划，提出在 2020 年代后半叶具备规模化量产能力，目标应用直指 AI/HPC 大尺寸封装；韩国的三星电机、LG Innotek、SKC 旗下 Absolics 等自 2023 年起陆续公布 TGV 与玻璃基板中试/量产投资，普遍指向 2026—2028 年间完成产线建设与客户认证；日本传统载板双雄 Ibiden、Shinko 以及多家玻璃材料厂也在同步开发，台湾代工阵营被预期在更晚节点评估导入。业界普遍的时间锚点是：2026 年前后小批量验证与高端试产，2028 年前后在部分 AI 封装产品上规模导入，2030 年前后随良率成熟和成本下降向更主流产品扩散。 在那之前，玻璃基板会先从「硅中介层下方的整片承托基板」这一高价值场景切入，而不是立刻取代消费级产品的便宜载板。
值得一提的是，玻璃并非封装里的陌生客：射频前端的玻璃钝化器件、CMOS 影像传感器早已在晶圆级使用玻璃衬底或玻璃盖，玻璃中介层在小众高频市场也有多年出货经验。真正的「第一次」是把它推到 500mm 级面板、做成承托顶级 AI 芯片的整片系统基板——这一步跨过去之后，玻璃基板还可能与面板级扇出、混合键合叠加：die 以铜-铜直接键合长在玻璃上的精细 RDL 表面，TGV 负责供电与穿出，等于把 SoIC 的垂直密度和面板级玻璃的低成本大面积合在同一封装里。这也是为什么说它与混合键合 SoIC是并行互补的两条路线，而不是谁取代谁。
这一篇在知识体系里的位置
- 想补 die 到 PCB 的完整互连层级（凸点、有机基板、中介层、RDL）→ 封装基板 中介层；
- 想看基板与主板的协同设计、阻抗连续与焊点疲劳 → 封装基板 PCB 协同设计；
- 想补封装基本概念与封装家族地图 → 封装入门；
- 想看无凸点铜-铜直接键合的极致 3D 堆叠路线 → 混合键合 SoIC。
总结
玻璃基板 封装赌的是材料代差：玻璃以 Df 约 0.003~0.008 的低介电损耗、Ra 低于 1nm 的超平表面（示范 L/S 2~5μm）、可调到 3~8 ppm/℃ 的 CTE 和高刚性对称无芯板结构，正面回应 AI 大尺寸封装的 224G 损耗、细线与翘曲难题；TGV 以激光成孔加电镀填铜实现 5:1 至 10:1 深径比，典型孔径 30~100μm、节距 100~200μm，贯穿整片无芯板玻璃承托 die；但脆性、崩边微裂纹、搬运切割与供应链成本决定它只能逐步落地——按行业预期，2026 年前后试产验证、2028 年前后规模导入 AI 封装、2030 年前后走向成熟，是与混合键合并行而非互斥的下一代载体路线。