晶圆制造：从沙子到硅片，单晶硅是怎么拉出来的
更新时间：2026-09-24。本文是「集成电路大类 · 芯片设计」入门层（beginner） 的一篇新正文。芯片产线（fab）每天加工的原料是一片片亮得像镜子的圆盘——晶圆（wafer）。可这片圆盘的起点不过是河滩上最常见的沙子。这一篇讲清楚沙子要经过哪些物理关卡，才能变成能光刻出百亿晶体管的单晶硅片。先有整片工艺的全局图，再读这一篇会更顺，见 芯片是怎么造出来的：晶圆厂制造全流程。
本文要回答的问题
- 沙子里的硅那么多，为什么不能直接拿来做芯片？纯度差在哪几个数量级？
- 电子级多晶硅的 9N、11N 是什么意思？西门子法怎么把杂质剥干净？
- 多晶硅和单晶硅有什么区别？直拉法（CZ）凭什么是芯片晶圆的主流？
- 拉单晶时为什么要主动掺入杂质？晶向 100/110/111、notch 和 flat 是干什么的？
- 晶棒怎么变成一片片薄硅片？晶圆为什么越做越大，6/8/12 英寸差在哪？
一、为什么偏偏是硅
硅是地壳里含量第二多的元素，约占地壳质量的 28%，主要以二氧化硅（SiO2，石英、砂子的主体）和硅酸盐的形态存在。换句话说，原料几乎免费、到处都有。但含量多只是入场券，硅真正不可替代的是另外三点：它的熔点适中（1414℃），可以在常规高温设备里熔化、结晶；它能通过精确掺杂，在绝缘体和良导体之间连续调节电阻率；更关键的是，硅在氧气中加热会长出一层致密、稳定的二氧化硅薄膜，这层氧化层既是绝缘层，又能在 光刻 和选择性扩散里充当掩蔽膜。没有这层「天生好氧化层」，平面工艺和 CMOS 很难成立。
不过沙子本身离芯片材料差着十万八千里。建筑用砂里除了 SiO2，还有铁、铝、硼、磷等几十种杂质，直接还原出来的硅又脆又杂，连太阳能电池都做不了。晶圆制造的前半段，本质上只做一件事：把硅的纯度一路抬升到杂质以十的负十次方计量，并且让亿万个硅原子排成同一种晶格朝向。
二、第一跳：从石英砂到冶金级硅
第一步提纯沿用的是一百多年前的电弧炉碳热还原。把高品位石英砂和焦炭、木炭、煤一起埋进埋弧电炉，在约 1900~2000℃ 的高温下用碳夺走氧：
SiO2 + 2C → Si + 2CO从炉底流出来的是银灰色、带着金属光泽的粗硅，行业里叫冶金级硅（Metallurgical Grade Silicon，MG-Si）。它的纯度一般在 95%~99%（约 2N），主要杂质是铁、铝、钙，以及对半导体致命的硼和磷。2N 做铝合金、有机硅化工绰绰有余，做芯片则差了七八个数量级。而硼、磷这两种杂质偏偏是硅里最难去除的——后面会看到，提纯工艺的整条路线就是围绕「怎么把硼磷先剥干净」设计的。
三、第二跳：三氯氢硅与西门子法，做到 9N~11N
直接用化学方法把固体硅炼到 11 个 9 不现实，工业界的办法是先把硅变成气体，用精馏把气体提纯，再还原回固体硅——气化之后可以利用各组分沸点的差异反复蒸馏，这是化工里最成熟、最彻底的分离手段。
具体路线是让冶金级硅粉和氯化氢在流化床里反应，生成三氯氢硅（SiHCl3，TCS）：
Si + 3HCl → SiHCl3 + H2SiHCl3 常温下是沸点 31.8℃ 的液体，硼、磷对应的氯化物沸点和它不同，于是在多级精馏塔里经过几十块塔板的反复汽化-冷凝，杂质被切到极低。提纯后的 SiHCl3 再和超纯氢气混合，送进西门子法（Siemens process） 还原炉：炉里竖着几根通电加热到约 1100℃ 的细硅芯棒，SiHCl3 在热棒表面发生氢还原，硅一层一层沉积上去，慢慢长成像菜花一样的多晶硅棒。
SiHCl3 + H2 → Si + 3HCl产物就是电子级多晶硅（Electronic Grade Polysilicon，EG-Si），纯度典型为 9N~11N（99.9999999%~99.999999999%），也就是每十亿到千亿个原子里才混一个杂质原子。太阳能级多晶硅只要 6N~9N，价格只有电子级的几分之一——区分这两个「级」是看产业链新闻的基本功。
这张图就是本文的主线：每跳一级都在解决一个独立的物理问题——碳热还原解决「脱氧」，气化精馏解决「去杂」，拉晶解决「晶格统一」，切磨抛解决「尺寸与表面」。下面两节分别展开第三跳和第四跳。
四、第三跳：直拉法 CZ，把多晶硅拉成单晶硅
多晶硅虽纯，微观上却是无数个朝向各异的小晶粒拼起来的多晶体，晶粒边界上悬挂键和缺陷密集，载流子在里面会被大量散射。晶体管需要的是一整块从头到尾晶格连续、朝向唯一的单晶硅。把多晶硅变成单晶硅的主流工艺是直拉法（Czochralski，CZ），1916 年由 Czochralski 发明，1950 年代被贝尔实验室搬去拉硅。
CZ 炉的工作过程可以拆成四步理解：
- 装料熔化：把电子级多晶硅碎块装进直径超过一米的石英坩埚（外托石墨坩埚），抽真空后充氩气，加热到略高于 1414℃，整料熔成硅液；
- 引晶与缩颈：一根铅笔细的籽晶下降到接触液面。籽晶本身是一根已知晶向的小单晶棒，它决定整根大晶棒的晶格朝向。接触后先快速上拉，拉出一段直径 3~5mm 的细颈（Dash 颈），目的是把热冲击产生的位错全部「甩」在细颈里，不让它爬进晶棒主体；
- 放冠与等径生长：放慢拉速、降低温度，晶体逐渐加粗到目标直径（如 300mm），这段锥形过渡叫冠；之后进入漫长的等径身段，籽晶和坩埚反向旋转（晶体一般每分钟十几转），靠转和提拉把热量、掺杂剂搅匀，同时用传感器盯着直径实时调温；
- 收尾降离：长到目标重量后慢慢收细成锥形，提离液面，避免热应力把晶棒尾部崩裂。
一根 300mm 晶棒典型长度约 2 米、重约 200~300 公斤，拉制时间以天计（约 2~3 天一根），全程温度、拉速、转速闭环控制。CZ 法之所以成为芯片绝对主流，原因很朴素：坩埚大、能装料，就能拉出大直径、大重量的晶棒，而且熔体状态下可以方便地均匀掺杂；代价是石英坩埚会缓慢溶出氧，晶棒里含氧（约 1e17~1e18 atoms/cm³），氧在后续 CMOS 前端制造全流程 FEOL 的热处理中会形成氧沉淀，工艺上反过来利用它吸附金属杂质（内吸杂）。
五、区熔法 FZ：不需要坩埚的极致纯度
另一条路线是区熔法（Float Zone，FZ）：不用坩埚，把多晶硅棒垂直固定，用高频感应线圈在棒上圈出一小段熔融区，熔区靠表面张力托住，从下端的籽晶开始让熔区自下而上缓慢移动，边走边结晶。由于全程不接触任何容器，FZ 晶棒的氧、碳含量远低于 CZ，纯度和电阻率可以做得更高，适合做功率器件、高压器件和部分探测器。
| 直拉法 CZ | 区熔法 FZ | |
|---|---|---|
| 是否用坩埚 | 石英坩埚，熔体在锅里 | 无坩埚，熔区悬浮 |
| 氧含量 | 较高（约 1e17~1e18/cm³） | 极低 |
| 最大直径 | 300mm、450mm（研发） | 一般到 200mm，做大困难 |
| 掺杂方式 | 直接掺进熔体，均匀性好 | 靠气相掺杂，均匀性较难控 |
| 成本/产能 | 单棒重量大、成本摊得薄 | 设备与工艺贵、产能小 |
| 主要用途 | 逻辑、存储等绝大多数芯片 | 功率器件、高压、探测器 |
对逻辑和存储芯片而言，大直径与均匀掺杂比极限纯度更重要——它们要的不是最纯的硅，而是每片成本最低、整片参数最一致的硅，所以 12 英寸晶圆几乎清一色 CZ。
六、为什么主动掺杂质，以及晶向、notch、flat
听起来矛盾：前面费尽心机把杂质降到 11N，拉晶时却要主动往熔体里掺杂质。原因是纯硅电阻率很高，没法直接做器件；掺入微量硼（受主）得到 P 型硅，掺入磷、砷（施主）得到 N 型硅，掺多少（典型 1e15~1e16/cm³，比背景杂质高几个量级）精确决定电阻率。掺杂还带来一个麻烦：杂质在固相和液相里的溶解度不同（分凝系数不为 1），先结晶的头部和后结晶的尾部浓度不一样，所以一根晶棒切出来的片，电阻率沿长度方向有梯度，靠控制拉速和补掺来收敛。
晶向是另一个必须在拉晶时定死的属性。硅是金刚石立方结构，常用三个晶面：
| 晶向 | 特点 | 典型用途 |
|---|---|---|
| (100) | 界面态密度低、表面平整，氧化层质量好 | CMOS 逻辑、存储的绝对主流 |
| (111) | 原子面间距小、键密度高，氧化快但界面态差 | 早年双极器件、部分功率器件 |
| (110) | 某方向上刻蚀速率极快 | MEMS、特殊各向异性刻蚀 |
现代芯片晶圆几乎都是 (100)。晶棒出来后还要在外圆上做标记：磨出一个小缺口叫 notch（定位缺口），老工艺或特定片则磨出一条直边叫 flat（主参考面，另有标识导电类型的副参考面）。后续光刻机、刻蚀机靠这个缺口对齐晶向和步进方向——晶格朝哪里，决定了某些刻蚀和划片该沿哪条边走。
七、第四跳：切方、线切、研磨、抛光，做出镜面
晶棒不能直接上线，要经过一整套整形工序把它变成一片片厚度均匀、表面无损伤的薄片：
- 外圆滚磨与切方：先把晶棒外径磨到统一直径，做出 notch；部分工艺先切掉边皮取测试样；
- 线切割（wire saw）：用一根几百公里长、绷在数百个导轮上的细钢线（线径约 100μm 上下，携带碳化硅或金刚石砂浆）往复运动，像切吐司一样同时把晶棒切成上千片。切缝（kerf）损失和片厚在同一量级，是出片率的关键；300mm 片切后厚度约 775μm；
- 倒角（edge rounding）：把锋利的圆边磨成圆弧，防止后续工序崩边、产生颗粒；
- 研磨（lapping）/ 磨削（grinding）：用研磨盘去掉线切造成的锯痕和损伤层，把整片平整度和厚度公差修到微米级；
- 化学腐蚀：碱或酸液把机械加工留下的亚表面损伤层溶掉；
- 化学机械抛光（CMP）：最后用抛光垫加含二氧化硅颗粒的碱性浆料，把正面抛成光亮如镜、粗糙度低于 0.1nm 的表面——原子级平整是光刻对焦的前提，CMP 在 芯片制造 里还是一道反复使用的平坦化工艺，详见 化学机械抛光 CMP 与平坦化；
- 清洗、检测、打标、封装出厂：RCA 清洗去掉颗粒和金属沾污，逐片测平整度、颗粒、电阻率，激光刻上批号，真空包装送进 fab。
到此为止，一片没有任何电路的**裸晶圆（blank wafer）**才算完成：它只是底板，真正的晶体管还要靠光刻、刻蚀、注入、沉积上百道工序在这面镜子上一层层盖出来。
八、晶圆尺寸：6、8、12 英寸，为什么非要做大
晶圆直径经历了清晰的演进：约 50mm（2 英寸）→ 75mm（3 英寸）→ 100mm（4 英寸）→ 125mm（5 英寸）→ 150mm（6 英寸）→ 200mm（8 英寸）→ 300mm（12 英寸），450mm（18 英寸）研发多年但因整条产业链成本分摊谈不拢而搁置。注意行业里晶圆讲英寸、设备和文献讲毫米：8 英寸对应 200mm，12 英寸对应 300mm。
做大的驱动力只有一个——边缘是圆弧，面积按直径平方增长，单片能排下的芯片数量近平方级增加，而加工一片晶圆的时间和成本增长远慢于此。一片 300mm 晶圆的面积（约 70686mm²）是 200mm（约 31416mm²）的 2.25 倍，同一批设备、同样的光刻次数，产出的 die 数翻倍还多，这是先进工艺单位成本能持续下降的底层原因之一，和 摩尔定律与工艺节点 是同一枚硬币的两面。但越大也越难：CZ 坩埚、线锯、抛光机的均匀性窗口都按直径变苛刻，整片翘曲和厚度控制更难，设备投资也陡增——所以老的 6/8 英寸产线并不会消失，功率、模拟、MCU、车规芯片对成本不敏感、对成熟工艺认证依赖重，至今仍在 8 英寸线上满负荷运转。新片越大、单片价值越高，一片 300mm 先进工艺晶圆上有几百颗 die，任何报废都损失惨重，这也是 良率基础：die 良率、晶圆良率与 DPMO 要专门讨论的问题。
晶圆制造工艺系列（10 篇）
- 本文：从沙子到硅片
- 光刻原理：掩模、曝光与分辨率
- EUV 光刻：光源与量产难点
- 刻蚀：干法、湿法与各向异性
- 离子注入与退火激活
- 薄膜沉积：CVD/PVD/ALD 对比
- 氧化层生长与热预算
- 化学机械抛光 CMP 与平坦化
- CMOS 前端制造全流程 FEOL
- 后端互连 BEOL：铜互连与低 K 介质
这一篇在知识体系里的位置
本篇属于芯片设计入门层的材料与工艺铺垫，回答「芯片的物理底板从哪来」。向全局读，配 芯片是怎么造出来的：晶圆厂制造全流程 建立上百道工序的全景；向后续工艺读，紧接着就是本系列第 2 篇 光刻原理：掩模、曝光与分辨率；向产业与成本读，可衔接 摩尔定律与工艺节点 和 良率基础。理解了「纯度、单晶、平整、做大」这四个词，就拿到了进入整个晶圆制造话题的钥匙。
总结
晶圆制造就是四连跳：电弧炉把石英砂还原成 2N 的冶金级硅，三氯氢硅精馏加西门子法把纯度抬到 9N~11N 的电子级多晶硅，直拉法 CZ（少量用区熔法 FZ）在 1414℃ 的熔体里靠籽晶拉出晶格统一、掺杂可控的单晶硅棒，再经线切割、研磨、抛光做出原子级平整的镜面硅片；而晶圆从 6 英寸做到 12 英寸，是用面积平方级增长摊薄每颗芯片的成本。