一颗芯片的成本账：NRE、掩膜、良率、封测，为什么量大才便宜
更新时间：2026-09-05。本文是「集成电路大类 · 芯片设计」**入门层（beginner）**第三十九篇新正文。前面埋了很多「掩膜几百万」「量大才划算」「NRE」。这一篇把芯片的成本账算清楚：为什么说「设计一颗芯片花几千万，但每多造一颗只多几块钱」？理解了成本结构，才能理解整个行业的商业逻辑。良率细节见 良率是什么。
本文要回答的问题
- 一颗芯片的成本到底由哪些部分构成？
- NRE 是什么，为什么说第一颗芯片价值千万？
- 每一颗芯片的制造成本怎么算？die 面积、良率怎么影响单价？
- 为什么芯片「量大才便宜」，小批量为什么不划算？
一、两大块成本：一次性 NRE + 每颗可变成本
芯片成本分性质完全不同的两块：
- NRE（Non-Recurring Engineering，非重复性工程费用）：不管造 1 颗还是 1 亿颗，都只花一次的前期投入；
- 可变成本（unit cost）：每多造一颗芯片就多花一份的钱。
二、NRE 里都有什么
- 研发人力：设计、验证、后端团队几十~几百人干一两年，是最大头之一（验证常占 60%+ 人力，见 芯片功能验证）；
- EDA license：商用工具一年几百万到上千万（见 EDA 在流程里的角色）；
- IP 授权费：买 CPU 核、PHY 等 IP 的 license（见 IP 核是什么）；
- 掩膜光罩费：先进工艺一套数百万~上千万美元（见 版图数据与光罩）；
- 工程批流片、MPW、原型、认证等。
这些加起来，先进工艺一颗芯片的 NRE 可达几千万到几亿人民币。
三、每一颗的制造成本怎么算
量产后，单颗芯片的制造成本大致是：
单颗成本 ≈（晶圆成本 ÷ 每片晶圆的合格 die 数）+ 封装费 + 测试费
关键变量：
- die 面积：一片晶圆能切出的 die 数 ≈ 晶圆面积 ÷ die 面积。die 越小，一片切得越多，单颗越便宜（面积翻倍，每片 die 数大致减半，见 布局规划）；
- 良率 yield：不是每个 die 都是好的。良率越低，合格 die 越少，单颗越贵——而良率随 die 面积指数下降（面积越大踩到缺陷的概率越大，见 良率是什么）；
- 封装 + 测试：封装（引脚越多、越先进越贵）和 ATE 测试（测试时间越长越贵）。
所以单颗制造成本通常只有几元到几十元，但NRE 是几千万。
四、为什么「量大才便宜」
盈亏逻辑：总利润要覆盖 NRE。
单颗分摊的 NRE = NRE 总额 ÷ 出货量
- 出货 1 万颗：几千万 NRE 摊下来，每颗要背几千元 NRE，根本没法卖；
- 出货 1 亿颗：每颗只背几毛~几元 NRE，加上几元制造成本，单价十几元仍有丰厚利润。
这就是为什么：通用、海量市场（手机 SoC、MCU、接口芯片）适合流 ASIC；量小或不确定的产品用 FPGA（几乎无 NRE、单片贵但没掩膜费）更划算；芯片设计是个高风险、高投入、必须靠规模摊薄的生意。
五、这一篇在知识体系里的位置
- 想看良率为什么随面积掉、怎么靠冗余提升 → 良率是什么；
- 想看 NRE 里最大的掩膜费怎么来的 → 版图数据与光罩、tape-out；
- 想看封装/测试怎么计入成本 → 封装入门、DFT；
- 想看为什么小批量选 FPGA、IP/EDA 怎么花钱 → FPGA 与 ASIC、IP 核、EDA 角色。
总结
一句话总结：芯片成本分性质迥异的两块——一次性 NRE（非重复性工程费用）包括研发人力（验证常占六成以上）、EDA license、IP 授权、掩膜光罩（先进工艺一套数百万~上千万美元）和工程批流片，先进工艺总计可达几千万到几亿人民币，无论造多少颗只花一次；以及随产量线性增加的每颗可变成本，约等于「晶圆成本 ÷ 每片晶圆合格 die 数」再加封装和测试费，其中 die 面积越小一片晶圆切得越多、良率越高合格 die 越多，单颗就越便宜（而良率随 die 面积指数下降，这也是大芯片贵且要靠冗余修复的原因）；由此得出行业根本逻辑——单颗分摊的 NRE 等于 NRE 总额除以出货量，出货几万颗时每颗要背几千元 NRE 根本卖不动，出货上亿颗时每颗只摊几毛、加上几元制造成本即可低价高利，所以芯片是高投入高风险、必须靠海量出货摊薄固定成本的规模生意：通用海量市场流 ASIC、量小或需求不确定则用几乎无 NRE 的 FPGA 更划算。