芯片功耗从哪来：动态翻转 + 漏电，为什么手机芯片拼命拼功耗
更新时间：2026-09-05。本文是「集成电路大类 · 芯片设计」**入门层（beginner）**第十七篇新正文。前面讲性能时总说「换更快的单元更费电」「提频要拿功耗换」，这一篇正面回答：芯片的电到底耗在哪？为什么从手机到数据中心都在拼命压功耗？这也是「低功耗设计」整个大类（见 低功耗设计直觉）的入口。功耗如何在工具里分析见 功耗分析。
本文要回答的问题
- 一颗芯片的功耗由哪几部分组成？
- 为什么「降电压」比「降频率」省电效果更猛？
- 芯片都「关机」了为什么还耗电（漏电）？
- 时钟门控、电源门控、DVFS 这些省电手段，本质在省什么？
一、功耗分两大块：动态 + 静态
- 动态功耗（dynamic）：电路在翻转时耗的电。信号从 0→1、1→0，要对连线上的负载电容充放电，这是开关功耗；翻转那一瞬间 PMOS 和 NMOS 会短暂同时导通，产生短路电流（内部功耗）。
- 静态功耗（static / leakage）：即使不翻转、时钟停了，晶体管也关不彻底，有微小漏电流一直流。工艺越先进、阈值电压越低，漏电越显著。
二、动态功耗公式：为什么电压是「平方」
开关功耗的经典公式：
P_switch = α · C · V² · f- α（活动率）：信号平均多久翻转一次（0~1）。不翻转就不充放电、不耗电；
- C（负载电容）：驱动的门和连线越多，电容越大；
- V（电压）：供电电压——注意是平方！
- f（频率）：翻转得越快，单位时间充放电次数越多。
这个公式直接给出省电直觉：
- 降电压最猛：功耗和电压是平方关系，电压降到 0.8 倍，动态功耗约降到 0.64 倍。所以先进工艺、低电压设计是省电大招；
- 降频率线性省：频率减半，动态功耗约减半（但任务花的时间也翻倍，能量未必省，只是功率峰值降了）；
- 减少翻转：让不用的逻辑别瞎翻转（时钟门控），直接砍 α。
三、漏电：关机也在耗电
理想开关关断时该完全断电，但真实晶体管栅极变短、阈值电压降低后，关断状态仍有亚阈值漏电流（还没导通就有点漏）和栅极漏电（氧化层太薄，电子隧穿越过）。单个管漏电极小，但几十亿个管、且很多时间处于待机，累计起来非常可观。
这正是 摩尔定律与工艺节点 里说的 Dennard 缩放终结：早期工艺进步时电压能跟着尺寸一起降、功耗密度保持不变；后来电压降不下去了，漏电和发热占比飙升，频率撞墙，行业转向多核和「暗硅」（同一时刻只能让一部分模块全速跑）。所以现代芯片大量精力花在「不用的部分赶紧断电」上。
四、常见省电手段在省什么
| 手段 | 做法 | 砍的是哪部分功耗 |
|---|---|---|
| 时钟门控（clock gating） | 不用的模块停掉它的时钟 | 动态（时钟网络翻转占比很大，停钟即止翻转） |
| 电源门控（power gating） | 不用的模块彻底断电（加电源开关） | 静态漏电 + 动态（断电后漏电也没了，代价是唤醒要恢复状态） |
| DVFS 动态调压调频 | 负载轻时降电压+降频率 | 动态（V²·f 一起降，轻载省电） |
| 多阈值电压（multi-Vt） | 关键路径用低阈值快管、非关键用高阈值省漏电 | 静态漏电（高 Vt 管漏得少） |
| 多电压域 / 低电压 | 不同模块供不同电压 | 动态（V² 效应） |
这些技术在前端要用 UPF/CPF 描述电源意图、后端做电源开关和隔离单元，是「低功耗设计」大类的核心（衔接 低功耗设计直觉、低功耗 UPF）。
五、为什么手机/数据中心都拼功耗
- 手机/可穿戴：电池容量有限，功耗直接决定续航；芯片热点还烫手。手机 SoC 大小核、NPU 省电，本质都是在性能和功耗间找平衡。
- 数据中心：电费是运营大头，散热和供电上限（功耗墙）决定能塞多少算力，AI 加速器尤其受功耗约束。
- 所以「性能功耗比（perf/watt）」比单纯峰值性能更重要，这也是 时序为什么不满足 里「提频要拿功耗换」的另一面——频率不能无限提，很大程度是被功耗和散热卡住的。
六、这一篇在知识体系里的位置
- 想看这些省电手段怎么在设计里落地、UPF 是什么 → 低功耗设计直觉、低功耗 UPF、整个低功耗大类；
- 想知道功耗怎么用工具估算、IR drop 怎么签核 → 功耗分析、布局规划里的电源网格；
- 想理解漏电、频率墙的工艺根源 → 摩尔定律与工艺节点；
- 想理解提频与功耗的矛盾 → 时序为什么不满足。
总结
一句话总结：芯片功耗 = 动态功耗（信号翻转对负载电容充放电的开关功耗 α·C·V²·f，加上翻转瞬间 PMOS/NMOS 同时导通的短路功耗）+ 静态功耗（晶体管关不彻底的亚阈值与栅极漏电，工艺越先进占比越大）；由公式可见降电压因 V² 关系最省电、降频率只线性降功率、减少翻转（时钟门控）直接砍活动率，而 Dennard 缩放终结后电压降不下去、漏电和发热飙升导致频率撞墙，行业转向多核与暗硅，并靠时钟门控（停钟止翻转）、电源门控（断电灭漏电）、DVFS（轻载调压调频）、多阈值/多电压域等手段在不用的逻辑上省电；手机为续航、数据中心为电费和功耗墙，都把「每瓦性能」看得比峰值频率更重，这正是低功耗设计成为独立大类的原因。