全流程流片签核 Checklist：从 RTL Freeze 到 GDS、MPW 与回片

更新时间：2026-09-14。本文是专家层的总门禁表。单项工具原理见 MMMC 高级 STA、物理 ECO、DRC/LVS/ANT、SI/串扰和时序收敛案例。

一、签核原则

每项门禁有 owner、输入版本、工具版本、报告和批准人。
waiver 必须精确、有证据、有过期时间，不能口头豁免。
不以“单点 clean”代替全模式 clean：功能/scan/DFT、低功耗、retention、多 corner 分开。
所有最终交付物可从冻结版本和脚本重建。
最后一周只接受收敛型 ECO，不接受无证据的新结构。

二、RTL Freeze 与版本门禁

[ ] RTL、参数、define、IP 配置、地址 map、中断列表冻结。
[ ] commit/change request 与 release tag 可追溯。
[ ] Lint Error/Critical 清零；waiver 批准完整（Lint 签核）。
[ ] CDC/RDC clean 或全部违例有证据（CDC/RDC 分诊）。
[ ] 时钟、复位、低功耗、DFT mode 架构评审通过。
[ ] 黑盒/IP 的端口、时钟、复位、UPF 意图一致。
[ ] 寄存器规格、头文件、固件视图与 RTL 自动生成一致。

三、验证与形式签核

[ ] 模块/子系统/全芯片 testplan 100% 按退出准则评审。
[ ] 行/条件/FSM/断言/功能覆盖达到项目目标，cover hole 有解释。
[ ] 必选随机回归多 seed 通过，失败用例全部闭环。
[ ] AXI/AHB/APB 协议检查、异常、错误响应、reset 中断流量通过。
[ ] Power-aware UVM 覆盖所有电源状态/迁移和 ISO/RET 顺序。
[ ] Formal 属性与 LEC：RTL→综合、DFT 前后、ECO 后均等价。
[ ] 门级仿真带 SDF/X-prop 跑最小 boot/关键异步/低功耗序列。
[ ] 性能规格：带宽、尾延迟、QoS、计数器校准达标。

四、综合、DFT 与约束

[ ] SDC 主文件完整：clock、generated clock、IO、exception、case analysis、异步组。
[ ] 无未约束/欠约束关键路径；exception 有设计证据。
[ ] 综合网表 LEC、lint、低功耗结构检查通过。
[ ] Scan、ATPG、MBIST、JTAG/TAP、压缩逻辑插入后功能/移位模式重验。
[ ] test mode 时钟、复位、隔离、模拟接口 tie-off 明确。
[ ] DFT 覆盖率达到目标，不可测点有 fault 分类和批准。
[ ] ATE pattern、timing format、电平、频率与测试厂确认。

五、低功耗、功耗与电源完整性

[ ] RTL UPF、综合 UPF、物理 UPF 版本一致，电源域审查通过。
[ ] ICG、power switch、ISO、RET、level shifter 数量和位置符合意图。
[ ] 典型/峰值/休眠功耗在预算内；场景与 activity 文件可追溯。
[ ] Static/dynamic IR-drop 在所有签核 corner 和模式达标。
[ ] EM 平均/峰值电流密度、via/金属宽度按 foundry 规则 clean。
[ ] PMU 上电/掉电序列、reset/ISO/RET 顺序硅前硅后一致。
[ ] 封装/板级供电能力、decap、热预算与芯片电流联动评估。

六、MMMC 时序与信号完整性

[ ] 签核 corner 列表覆盖 worst/best、多电压、多模式、PVT/RC/温度。
[ ] setup/hold、recovery/removal、min pulse width、clock gate 检查 clean。
[ ] CCS/ECSM 库、噪声模型、AOCV/POCV、CPPR 设置确认。
[ ] IO/模拟/IP 接口时序与 spec 对齐。
[ ] SI 串扰 noise bump、delta delay、victim/aggressor 均闭环。
[ ] final ECO 后全量 STA + 增量 STA 均通过。
[ ] Timing waiver 附路径、数据路径图、工艺依据和风险批准。

七、物理实现与物理验证

[ ] Floorplan、电源网络、宏摆放、routing congestion 评审通过。
[ ] DRC clean（含金属密度、窄槽、via enclosure、特殊层规则）。
[ ] LVS clean，电源地、短开路、器件参数、宏单元一致。
[ ] Antenna clean 或 diode/jumper 修复无副作用。
[ ] DFM/DFY、CMP、dummy、金属密度满足建议/强制规则。
[ ] ESD/Latch-up 检查通过；IO ring、ESD clamp、guard ring 完整。
[ ] 封装 bump/ball、RDL、bond wire、去耦电容与版图一致。
[ ] GDS/OASIS、LEF/DEF、netlist、SDC/UPF、manifest 全部版本一致。

八、IP、PDK 与数据交付

[ ] Foundry PDK、标准单元库、IO/PLL/PHY/存储编译器版本冻结。
[ ] 第三方 IP license、使用配置、签核豁免和 errata 已归档。
[ ] GDS 分层/合并检查通过，abstract/LEF/LIB 与硬宏匹配。
[ ] Tapeout 包包含：GDS/OASIS、netlist、SDC、UPF、ATPG pattern、bonding、seal ring、fuse map。
[ ] 生成 checksum，foundry/MPW shuttle 上传回执确认。
[ ] ECO 后重新生成所有派生数据，禁止手工只替换单个文件。
[ ] 光刻/金属层选项、shrink、seal ring、scribe line 与厂方确认。

九、回片前 Bring-up 门禁

[ ] Bring-up 计划、LTX、板级电源时序、电流预算已评审。
[ ] TAP/IDCODE、JTAG、MBIST、scan、PLL、IO loopback 可独立执行。
[ ] Boot ROM、最小下载、UART/debug 口和错误码就绪。
[ ] 性能/错误/PMU 计数器可从 always-on/debug 域读取。
[ ] 示波器、协议分析仪、电流探头、热测试方案准备完成。
[ ] Errata 跟踪、workaround owner、metal fix/熔丝方案预先规划。
[ ] ATE/量产测试与实验室 LTX 的结果映射明确。

十、签核会必须看的红黄绿表

状态	定义
绿	报告 clean，输入版本正确，owner 批准
黄	有 waiver/残余风险，已有规避方案和批准人
红	未完成、版本不一致、无证据或会影响功能/可靠性

流片会只讨论黄项和红项；任何红项不得用“时间来不及”作为通过理由。

十一、最后 72 小时的变更纪律

越接近 tapeout，越容易出现“只改一根线、只加一个 tie-off、只更新一个宏”的高风险修改。每个最后变更都必须走 ECO 单据：说明原因、影响模块、对应验证、STA/LEC/DRC/LVS/IR 是否需要重跑，以及谁批准。禁止只在 GDS 中手工修改而不回写网表和数据库，否则下一次数据重建会丢失修复，LEC 也无法证明一致性。

最终签核会建议按四问审查每个黄项：如果不改，最坏后果是什么；如果改，验证和物理闭环需要多久；是否有固件/熔丝/板级替代方案；出货后如何检测和追溯。没有量化后果的风险不要只靠职级压制，也不要因为排程紧张而把红项改涂成黄项。会议输出应是一份带签名的 signoff record，而不是群消息中的“大家没意见”。

数据上传后还要做 readback/解压比对：checksum、顶层 cell 名、层数、尺寸、seal ring、bonding、fuse/trim 文件、foundry waiver 和工艺选项均需确认。MPW/shuttle 项目尤其要检查 array 中自己的 die 坐标和方向。归档包应让未参与项目的工程师能按文档重建同样结果，这是流片后 debug、量产迁移和后续 derivative 设计的最低保障。

总结

Tapeout signoff 不是等最后 DRC 绿灯，而是从 RTL freeze 开始，把验证、DFT、UPF、时序、功耗、IR/EM、物理、IP/PDK、交付和 bring-up 全部变成有版本、有报告、有 owner 的门禁；不能重建、不能解释、没有 owner 的“应该没问题”，都不允许进 GDS。

入门

进阶

专家

全流程流片签核 Checklist：从 RTL Freeze 到 GDS、MPW 与回片 ​

一、签核原则 ​

二、RTL Freeze 与版本门禁 ​

三、验证与形式签核 ​

四、综合、DFT 与约束 ​

五、低功耗、功耗与电源完整性 ​

六、MMMC 时序与信号完整性 ​

七、物理实现与物理验证 ​

八、IP、PDK 与数据交付 ​

九、回片前 Bring-up 门禁 ​

十、签核会必须看的红黄绿表 ​

十一、最后 72 小时的变更纪律 ​

相关与延伸 ​

总结 ​