AI 芯片的“出厂考试”：测试、KGD 良裸片与老化筛选
数据截止 2026-09。承接CoWoS 产能争夺战、HBM3E 到 HBM4、先进封装的国产解。
如果说制造是“把芯片做出来”，测试就是“在它还便宜的时候，尽早证明它是不是好的”。这句话在先进封装时代格外致命：一颗 GPU die 若带着缺陷封进 CoWoS、或一层坏 DRAM die 叠进 HBM，报废的不是它自己，而是整组昂贵封装和其中所有好 die。于是 KGD（Known Good Die，已知良裸片）的保证，以及探针、老化、系统级测试构成的“出厂考试”，从过去被忽视的成本环节，变成 AI 供应链上既卡设备、又卡良率的关键节点。
先说结论
- 测试的核心逻辑是“尽早、逐级筛除缺陷”：晶圆探针（CP）→ 老化（burn-in）→ 最终测试（FT）→ 系统级测试（SLT），越往后发现坏片，浪费的封装与工序成本越高。
- KGD 在昂贵先进封装里直接决定成本：2.5D/3D 堆叠把多颗 die 绑定，一颗坏 die 连累整组，测试覆盖率必须比单芯片封装高得多。
- AI 芯片面积大、价值高、多品种小批量，推高测试机时与设备要求；HBM 的大量 die 与 TSV 更让测试量成倍放大。
- 老化筛除“浴缸曲线”早期失效，在高可靠性场景（车规、数据中心长跑）不可或缺，但耗时、占设备、耗成本。
- 测试设备由爱德万、泰瑞达双寡头主导高端，国产在中低端与部分细分突破、高端 SoC/存储测试仍在追赶。
节点速览：技术 / 玩家 / 成熟度 / 预期
数据截止 2026-09。标尺说明见 AI 产业链总览。
| 象限 | 要点 |
|---|---|
| 关键技术 | ① 晶圆探针测试 CP（TRL-5）② 老化 burn-in 与高低温筛选（TRL-5）③ 最终测试 FT 与高速/功耗测试（TRL-4~5）④ 系统级测试 SLT（TRL-4，AI 芯片占比上升）⑤ KGD 高覆盖测试（TRL-4） |
| 主要玩家 | 测试设备：爱德万 Advantest、泰瑞达 Teradyne（高端双寡头）；分选机/探针台：爱德万、Cohu、东京精密、长川等；中国：长川科技、华峰测控等；封测/OSAT：台积电/日月光等整合测试 |
| 做到什么程度 | 高端 SoC/存储 ATE 由双寡头主导；AI 大芯片与 HBM 带动高价值测试机时紧缺；SLT 在先进 AI 芯片占比上升；国产测试机在模拟/分立与部分 SoC 突破、高端仍追赶 |
| 后续预期 | 6 个月：HBM/AI 芯片放量继续拉动测试设备订单（置信度高）；18 个月：SLT 与高功率老化产能扩张（置信度中）；36 个月：国产在更多测试环节上量、高端仍存代差（置信度中） |
一、一场逐级淘汰的“出厂考试”
芯片缺陷在制造中随机产生，测试的目标是在成本最低的环节把它找出来。整条链路按“发现坏片的代价由低到高”排列。
- CP（Circuit Probing，晶圆探针测试）：晶圆还没切割，探针卡扎在每个 die 的焊盘上跑基础电测，先扔掉明显坏 die，避免给坏片花钱做后续。
- 老化（Burn-in）：让芯片在高温、高电压下连续工作一段时间，加速劣化，把那些“一通电就坏”的早期失效品提前逼出来。
- FT（Final Test，最终测试）：封装后在不同温度、电压下测功能、速度等级（binning）、功耗与漏电，按性能分档。
- SLT（System Level Test，系统级测试）：把芯片装在接近真实的板卡/系统里跑实际负载与协议，捕捉 ATE 难复现、但真实运行才暴露的问题。AI 大芯片复杂度飙升，SLT 的权重明显上升。
二、KGD：一颗坏 die 连累整组
单芯片封装里，封坏一颗顶多损失一颗和一点封装费；先进封装彻底改变了这笔账。CoWoS 把多颗计算 die、HBM 堆叠在同一块中介层上，HBM 则用 TSV 把多层 DRAM die 垂直叠起——任何一颗 die 有缺陷，整个昂贵模组都可能报废，连带其中所有好 die。
因此 KGD 不是某一台设备，而是一种质量承诺：封进堆叠前，每颗裸 die 都经过足够高覆盖率测试、被“证明是好的”。难点在于裸 die 没有封装引脚保护、高速信号难接触、测试本身可能损伤 die，且测试越充分耗时越长、成本越高。HBM 尤其极端——一个 HBM 堆栈含十几层 die，任何一层不过关都拉低整栈良率，使存储 die 的 KGD 测试与 TSV/微凸点的预检成为量产良率的命门。这也是 HBM 良率爬坡缓慢、供给被少数厂商把持的重要原因。
三、老化：筛掉“浴缸曲线”的婴儿死亡
为什么要专门做一道费时费电的老化？因为半导体失效率随时间呈现“浴缸曲线”：投产早期有一段高失效率（婴儿死亡），随后进入长期稳定的低失效期，到寿命末期再次上升。
| 曲线阶段 | 失效特征 | 应对 |
|---|---|---|
| 早期（婴儿死亡） | 制造瑕疵导致一用就坏 | 老化加速暴露后剔除 |
| 中期（有用寿命） | 失效率低而平稳 | 靠质量与设计保障 |
| 晚期（耗损期） | 老化磨损失效上升 | 按寿命更换 |
数据中心 GPU 要 7×24 跑数年，车规芯片失效关乎安全，绝不能让“婴儿死亡”品流出。老化用高温、高电压、高负载在数小时到数十小时内压缩数月的劣化，把早期失效品留在厂内。代价是占用专门老化板/老化炉、消耗大量电力与机时——AI 芯片功耗高，老化产能和散热本身也成瓶颈。是否对每一颗都做全老化、做多久，是可靠性与成本之间的权衡，通常依产品等级与客户要求而定。
四、设备格局与成本账
高端测试机（ATE）由爱德万与泰瑞达双寡头主导，二者在 SoC、存储、高性能计算测试上技术与生态深厚；配套的探针台、分选机、老化设备由爱德万、Cohu、东京精密等分食。测试机的关键指标是通道数、速度、并行度与单位时间测试成本——能同时测多少颗、跑多快，直接决定产能。
AI 从三方面放大测试需求：其一，die 更大更复杂，单颗测试向量与时间增加；其二，HBM 把 die 数量成倍放大，存储测试需求随堆叠层数上升；其三，多品种、迭代快，对测试程序开发和灵活 ATE 提出更高要求。中国厂商（长川科技、华峰测控等）在模拟、分立器件、功率及部分数字/SoC 测试设备上持续突破、导入封测与晶圆厂，但在最尖端的高速 SoC、高端存储测试机与高端探针卡/探针台上仍有代差，属于先进封装国产解之外、需要同步补齐的一环。
常见误区
- 误区：测试是“顺手做一下”的小环节。 先进封装里 KGD 直接决定整组良率与成本，是量产命门。
- 误区：坏一颗只损失一颗。 CoWoS/HBM 中一颗坏 die 可让整组昂贵堆叠报废。
- 误区：老化可有可无。 高可靠场景必须靠它筛除浴缸曲线早期失效，但耗时耗电。
- 误区：SLT 能被传统 ATE 完全替代。 AI 芯片复杂度下，真实负载暴露的问题常需 SLT 兜底。
- 误区：国产测试设备已全面追平。 中低端与部分细分有突破，高端 SoC/存储测试机仍存代差。
总结
AI 芯片的“出厂考试”遵循尽早逐级筛除：晶圆探针在成本最低处先筛、老化逼出浴缸曲线早期失效、最终测试分档、系统级测试捕捉真实负载缺陷；在 CoWoS 与 HBM 这类昂贵多 die 堆叠里，KGD 从‘尽量好’升级为‘必须可证明好’，因为一颗坏 die 会连累整组报废；AI 的大 die、高价值和 HBM 成倍的 die 数推高测试机时与设备门槛，高端 ATE 由爱德万、泰瑞达主导，国产在中低端突破而高端仍在追赶。
相关与延伸
- 昂贵封装为何放大测试代价：CoWoS 产能争夺战
- die 数量成倍放大：HBM3E 到 HBM4
- 测试设备的国产化背景：先进封装的国产解
- 可靠性的极端场景：自动驾驶与端到端 FSD