UCIe 与 Chiplet 互联标准
一、一句话回答
Chiplet（小芯片/芯粒）是把原本一颗大芯片拆成若干个更小、可分别制造、再拼到一起的裸片：计算核、I/O、缓存、各类加速器各自做成独立 die，按需组合。它的好处很直接——小裸片良率更高、可以混用不同工艺、能用成熟模块快速拼出不同产品。但小芯片要真正「拼」起来，彼此之间必须高速通信，这就引出一个根本问题：如果每家公司都用自己的接口，那么 A 厂的计算 die 就无法和 B 厂的 I/O die 对接，chiplet 只能在一家公司内部闭环，规模和复用都受限。UCIe（Universal Chiplet Interconnect Express，通用芯粒互联标准）正是为解决这个问题而生的开放标准，由 Intel 率先发起、AMD、ARM、台积电、三星、高通、云厂等一大批公司加入联盟共同制定。它在结构上分几层：最下面的物理层负责裸片之间高速、低功耗、短距离的电信号（并针对先进封装内的极短连接做优化），中间的 Die-to-Die 适配器负责可靠传输，上面的协议层可以承载 PCIe、CXL 等已有协议，尽量复用成熟软件生态。UCIe 的目标，是让不同厂商、不同工艺的 die 像 USB 之于外设一样可以互通，最终实现「像拼乐高一样造芯片」。但统一标准并不容易：它与先进封装、混合键合、已知良好裸片测试、IP 授权商业模式深度绑定，且超高带宽的封装内场景仍有大量工程挑战，目前生态在快速推进、真正跨厂商自由拼装还需要时间。
为什么标准重要。chiplet 的成本与灵活性红利，只有在裸片可以跨厂、跨产品复用时才能最大化；而这首先要求一套大家都认的「开口协议」。
二、UCIe 解决的接口问题
没有标准时，die-to-die 互联是各厂的专有技术（如各家自研的高速接口），它们性能可能很强，但互不兼容。UCIe 的思路是在封装内这个距离极短、密度极高的场景定义统一的物理和协议规范，并区分不同的封装形态：在先进封装（如 2.5D 硅中介层、高密度基板）上可实现超高带宽、超短距、超低功耗的「标准封装」连接，也支持在成本更低的封装上做带宽稍低的连接，以适配不同产品。
| 层级 | 职责 |
|---|---|
| 物理层 PHY | 发送/接收高速信号、时钟、功耗控制 |
| D2D 适配器 | 链路初始化、纠错、可靠数据传输 |
| 协议层 | 复用 PCIe/CXL，降低软件改造成本 |
| 合规/测试 | 保证不同厂 die 真能互通 |
三、生态、商业模式与落地挑战
UCIe 是一条把产业链各方拉到一起的标准：芯片设计公司希望灵活组合、代工厂希望提供 chiplet 平台、IP 公司希望授权可复用的 die 和 PHY、云厂希望定制芯片更便宜更快。它的普及会催生新的商业模式——chiplet 与互联 PHY 可以像 IP 一样被授权和采购，出现「小芯片市场」的可能。
- 配套环节：高密度互联离不开 CoWoS 等先进封装和混合键合；拼进去的每颗 die 都要是已知良好裸片，测试和良率体系是前提。
- 与 CXL/NVL 的边界：UCIe 管的是封装内裸片级互联，CXL 管板级/机架内存与设备，NVLink 类管多芯片/多 GPU 系统，各有层次。
- 现实进度：标准已迭代多版、联盟持续扩大，自有 chiplet 产品成熟（如 AMD、Intel 内部已大量用），但「跨厂商自由拼装」受 IP、验证、责任划分约束，仍处早期。
节点速览：技术 / 玩家 / 成熟度 / 预期
数据截止 2026-09。标尺说明见 AI 产业链总览。
| 象限 | 要点 |
|---|---|
| 关键技术 | ① 封装内超高带宽 PHY（TRL-3~4）② 协议层兼容 PCIe/CXL（TRL-3~4）③ 跨厂合规互操作（TRL-2~3） |
| 主要玩家 | Intel、AMD、ARM、台积电、三星、高通、Meta、谷歌等联盟成员；IP：相关接口授权方 |
| 做到什么程度 | 标准成形、内部 chiplet 已规模用，跨厂开放拼装早期 |
| 后续预期 | 6 个月：标准与合规工具继续完善（高）；18 个月：更多基于 UCIe 的设计出现（中）；36 个月：局部「小芯片市场」成形（低~中） |
常见误区
- 以为 chiplet 只是把芯片切小：真正的难点和价值在标准化互联与生态。
- 把 UCIe 和 CXL 混为一谈：前者是封装内裸片级，后者是板级/机架内存级。
- 认为有标准就能随便拼：IP 授权、良率、验证和责任划分仍需落地。
- 忽视封装约束：最高带宽依赖先进封装和混合键合，并非免费。
总结
UCIe 是为让不同厂商、不同工艺的 chiplet 能互通而建立的开放 die-to-die 标准，分物理层、适配器层和兼容 PCIe/CXL 的协议层，由 Intel 牵头、几乎全产业链参与；它是 chiplet 红利从「单厂内部拼装」走向「跨厂复用、像乐高造芯片」的前提，但与先进封装、混合键合、KGD 测试和 IP 商业模式深度绑定，开放拼装仍处早期——它说明在半导体越来越贵的今天，制定一套大家都认的接口标准，本身就是降本和重塑分工的战略抓手。