多阈值电压单元选型：LVT/RVT/HVT 怎样在速度与漏电之间交换
同一颗芯片里，功能完全相同的一个两输入 NAND，标准单元库往往提供三到四个版本：LVT、RVT（部分工艺称 SVT）、HVT，有些先进工艺还加一档 ULVT。它们逻辑功能一样、版图高度与引脚位置通常兼容，唯一的系统性差别是晶体管的阈值电压 Vth。这不是库厂商给设计者出的选择题游戏，而是把一个无法回避的物理交换直接做成了可选单元：Vth 低的管子翻转更快，但关不彻底、漏电更大；Vth 高的管子漏电很小，代价是慢。芯片功耗从哪来：动态翻转 + 漏电 讲过漏电在先进工艺功耗账上的占比越来越重，MOSFET 工作原理：栅压、沟道与三个工作区 给过阈值电压的器件直觉，本篇把这两条线接上，讲清多 Vt 库的物理机理与综合流程里的配合策略。
本文要回答的问题
- 阈值电压 Vth 与亚阈值漏电之间为什么是指数关系，Vth 每降一档漏电会恶化多少？
- Vth 又是通过什么路径进入传播延迟的，LVT 单元快在哪、HVT 单元省在哪？
- LVT/RVT/HVT 三档单元在速度、漏电、面积和适用场景上分别是什么画像？
- 综合流程为什么通常以 RVT 起步、在关键路径点灌 LVT、再向非关键路径回收 HVT？
- 什么情况下把一段路径从 RVT 换成 HVT 反而引发重综合发散，工程上怎样判断该换档还是该改尺寸？
- 多 Vt 与多 Vdd（多电源域）是不是一回事，阱偏置调节 Vth 又处在什么位置？
先给一张概念卡，把全篇的因果链铺开：器件层的一个物理交换，被库设计固化成三档单元，再由综合与 ECO 流程按路径时序身份分配到网表里。
这张封面卡对应全篇阅读顺序：红色是绕不开的物理事实，蓝色是工艺厂把物理做成库的方式，紫色给出三档单元的性格，橙色是设计者实际操作的两步迭代，绿色标明本篇与电源域、阱偏置等相邻手段的边界。
一、物理起点：Vth 与亚阈值漏电的指数关系
CMOS 门「关断」时理想电流为零，但真实 MOSFET 在栅压低于 Vth 时沟道并未立刻消失，而是进入弱反型区，仍有一条随栅压指数变化的微弱电流，这就是亚阈值漏电。室温下它的一阶表达式为：
# 弱反型区漏电流（Vgs = 0 时即关断漏电 Ioff）
I_sub ≈ I0 · exp[ (Vgs - Vth) / (n · V_T) ]
# V_T = kT/q，300 K 时约 25.9 mV；n 为亚阈值斜率因子，典型 1.0~1.5
# 关断态 Vgs = 0：
Ioff ≈ I0 · exp[ -Vth / (n · V_T) ]指数前面的 I0 由工艺和管子宽长比决定，真正主导数量级的是指数项：Vth 出现在负指数的分子上，Vth 越小，指数的绝对值越小，Ioff 越大。工程上用亚阈值摆幅 S 把这个关系换算成更直观的口径：
# 亚阈值摆幅：漏电每变化 10 倍所需的栅压变化量
S = ln(10) · n · V_T # 室温理论下限约 60·n mV/dec，实用器件约 70~100 mV/dec
# 直接推论：Vth 降低一个 S（约 70~100 mV），Ioff 约增大 10 倍这就是多 Vt 交换里最不对称的一边：速度的改善是温和的百分比，漏电的代价是数量级。三档单元之间 Vth 通常各差几十到上百毫伏，单次换档带来的漏电差异常在数倍到一个数量级以上，具体倍数随工艺节点与库设计变化，必须以目标工艺库 .lib 中的 leakage 表为准，不能跨工艺搬数字。这条指数律也解释了为什么漏电对温度敏感——V_T 正比于绝对温度，结温升高时摆幅恶化，同样的 Vth 下漏电进一步抬升，高温角因此既是慢时序角也是漏电考核角。
读图抓住一次分叉：紫色的同一个 Vth 下调动作，沿蓝色支路走到绿色的延迟收益，沿红色支路走到漏电代价。两条支路都没有免费的方向，后续所有选型策略本质上都是在决定「让哪些路径支付红色代价、换取绿色收益」。
二、速度一侧：Vth 怎样进入传播延迟
把视线翻到交换的另一边。管子导通时的驱动电流常用 α 次方律近似：
# 导通电流的一阶模型（长沟道 α≈2，短沟道速度饱和后 α 趋近 1）
Ion ∝ (Vdd - Vth)^α
# 门传播延迟的充电时间口径
tpd ∝ C_L · Vdd / IonVth 降低直接抬高过驱动电压 Vov = Vdd − Vth，Ion 增大，对同样负载电容 C_L 的充放电时间缩短，传播延迟下降。注意两个适用前提：其一，平方关系是长沟道器件的结论，进入深亚微米、载流子速度饱和后 α 向 1 靠拢，Vth 调节的延迟收益随之变小，这也是先进工艺单靠降 Vth 越来越难提速的原因；其二，Vdd 不动时这套推导才干净，若同时调压，Vdd 下降会反过来压缩过驱动，两个旋钮要联合评估。
工艺厂实现多 Vt 不靠改版图，而靠器件工程：主流手段是调整沟道注入掺杂浓度与金属栅的功函数，在同一套设计规则下做出 Vth 不同、但版图 footprint 兼容的并行单元族。兼容性是刻意设计的——同功能的 LVT/RVT/HVT 单元高度相同、引脚位置一致，使得 Vt 换档（Vt swap）可以只换单元属性、不动布线，成为后期 ECO 最便宜的时序与功耗修复手段，这一点与逻辑努力与扇出：门尺寸优化的一阶算术里讲的尺寸放大形成对照：upsize 改变输入电容、会沿路径反向传播负载，swap 在同尺寸下进行、对前级近似透明。
| 维度 | LVT（低阈值） | RVT/SVT（常规阈值） | HVT（高阈值） |
|---|---|---|---|
| 相对速度 | 最快，同尺寸延迟最低 | 居中 | 最慢，延迟差距随工艺而定 |
| 关断漏电 | 最高，单档差异可达数倍至数量级 | 居中 | 最低，待机友好 |
| 动态翻转功耗 | 同 Vdd 下与其他档位接近，内部功耗略高 | 基准 | 基准 |
| 面积与 footprint | 同功能同尺寸，版图兼容 | 同左 | 同左 |
| 典型岗位 | 关键路径、高频内核 | 大面积默认档 | 待机逻辑、非关键路径、保持电路 |
| 主要风险 | 漏电预算超支、高温角恶化 | 无突出短板，收益也平庸 | setup 违例、慢角余量被吃掉 |
表里没有放绝对延迟与漏电倍数，因为这些数字绑定具体工艺节点、电压与温度，库与库之间不可通用；选型时读 .lib 在目标 PVT 角的延迟表与 leakage 表做相对比较，口径可参考 CCS power 动态功耗建模：Liberty 复合电流源功耗与 NLDM power 查表差在哪。
三、综合流程里的多 Vt 配合：RVT 起步、LVT 救点、HVT 回收
理解了交换的不对称性，综合策略的基本姿势就自然浮现：不能全片用一档。全 LVT 会让漏电预算爆炸，移动与待机场景直接失效；全 HVT 则频率目标无法收敛。工业界主流流程是一条带反馈的迭代链，默认从 RVT 起步，把 LVT 当作花在刀刃上的稀缺预算。
读图先看灰色起点与紫色判定：RVT 不是保守，而是让后续两个方向都有牌可打。橙色两个动作是同一种操作的两个方向——违例路径向低 Vt 换档买速度，有余量的路径向高 Vt 换档省漏电；绿色复核不通过就回到蓝色分析重开一轮。完整工具打法可对照多 Vt 漏电优化：先全 LVT 收敛时序、再 leakage recovery 换回 HVT/SVT 的完整打法，那篇给出了与本图相反起点（先全 LVT 再回收）的另一条流程及其适用场合。
为什么 LVT 要管配额而不是自由使用？三条理由。第一，漏电是全局预算，LVT 比例失控会让芯片在高温待机角直接超限，低阈值单元使用管控：LVT/ULVT 比例上限的制定依据、分模块配额与违规检查 讲的正是分模块配额的制定与检查。第二，LVT 并非零代价提速，其输入电容与内部功耗通常略高于同尺寸 RVT，泛滥使用会推高动态功耗与局部供电压力，与 IR drop 与电源网格：金属电源线上的压降为什么让芯片局部「欠压」 的供电约束互相耦合。第三，工具视角下 Vt 档位是离散资源，配额约束能防止综合器把 LVT 当作万能解、抹掉后续 leakage recovery 的回旋空间。
操作层面还要分清 Vt 置换与尺寸放大的分工。两者都能修 setup：swap 不改变负载关系、漏电代价立竿见影；upsize 增加驱动但加重前级负载，需要沿链均匀施力，否则收益被前级退化吃掉，STA 违例修复：Vt 置换与尺寸放大的工程手法 给了完整判据。经验次序是先 swap 试探、再 size 补强、最后才动结构（插流水级、重写逻辑），因为三者的改动成本与不可逆程度递增。
四、工程决策场景：正误例、发散陷阱与相邻旋钮的边界
概念篇的价值不在背诵三档定义，而在判断什么情况下换、什么情况下不换。先看一个典型反面案例。
误例：对「看起来很闲」的路径大面积 RVT 换 HVT。 某控制模块在典型角下有 200 ps 正余量，工程师为压漏电把整模块统一换 HVT，单档延迟上升约 15%。问题在于这 200 ps 是典型角数字：慢工艺角叠加低压高温后余量本就收窄，换完一批路径在签核角转负；工具为救这些新违例重新综合，插入缓冲、逐级 upsize，单元数与翻转电容反弹，动态功耗的增加吃掉刚省下的漏电，网表结构变化又让上一轮的 HVT 分配失效，多轮迭代之间目标函数振荡，这就是重综合发散。根因是把典型角的瞬时余量当成了可支配预算，且没有对换档集合做「换后多角余量仍为正」的前置过滤。
正例的做法分三步：先在签核所需的全部时序角统计每条路径的最差 slack；只对最差余量仍高于保护带（含 OCV 与老化降额）的路径做 HVT 回收；每轮换档后增量 STA 复核，漏电收益与时序违例分开记账。工具化的分类约束与不动物理的回收流程见综合期 VT 换档与 repowering ECO：size-only / VT-swap-only 的分类约束与不动物理的功耗回收，签核末期时序与功耗互相拉扯的全景迭代见 ECO 时序功耗协同优化：签核末期时序与功耗互相拉扯时的迭代方法学全景。
| 判断信号 | 推荐动作 | 不推荐的动作 |
|---|---|---|
| 单条路径 setup 违例，前级负载轻 | 同尺寸 RVT 换 LVT | 直接 upsize，徒增电容 |
| 长链多级均匀紧张 | 沿链先 swap 后均匀 size | 只把末级换成大尺寸 LVT |
| 典型角有余量但慢角贴边 | 保持 RVT，不动 Vt | 凭典型角数字回收 HVT |
| 待机常关模块、始终非关键 | 大面积 HVT，配合电源门控评估 | 上 LVT 换取用不到的速度 |
| 漏电目标差距大、路径已无余量可换 | 转向时钟门控、电源门控等结构手段 | 继续压缩 Vt，边际收益枯竭 |
表中最后一行指向一个重要边界：多 Vt 只是漏电治理的器件级旋钮，它省电的前提是电路仍在通电。要让整块逻辑在待机时电流趋零，需要电源门控与电源域划分，那是 低功耗设计与 UPF：电源域、时钟门控、电源门控、隔离与保持寄存器 和低功耗设计直觉：时钟门控、电源门控，为什么需要 UPF 的领地。由此可以把多 Vt 与多 Vdd 的分工一次讲清。
| 对比维度 | 多 Vt（多阈值单元） | 多 Vdd（多电源电压域） |
|---|---|---|
| 调节对象 | 晶体管 Vth，库选型层面 | 供电电压 Vdd，架构与供电层面 |
| 物理代价 | 同 footprint 换档，无需额外器件 | 电源域划分、电平转换器、保持与隔离单元 |
| 收益口径 | 漏电与速度的单元级交换 | Vdd 下调同时压动态功耗（∝ Vdd²）与漏电 |
| 粒度 | 可细到单个单元 | 通常以模块/域为单位 |
| 流程载体 | 综合约束与 ECO 置换 | UPF 意图、电源网络与多域验证 |
| 主要风险 | LVT 漏电配额失控 | 域间时序收敛、上电序列与验证复杂度 |
两者不是竞争关系而是叠层关系：先定电源域与各域 Vdd，再在每个域内部做多 Vt 分配。还有第三条容易混淆的旋钮——阱偏置（body bias）：通过改变源衬电压实时移动 Vth，反向偏置 RBB 提高 Vth 省漏电、正向偏置 FBB 降低 Vth 救时序，它与多 Vt 库作用于同一个物理量但一个是出厂固定档位、一个是运行时可调，机理与适用边界见体效应与阱偏置：MOS 阈值电压为什么随源衬电压变化。在漏电为何成为架构约束的宏观背景上，可结合暗硅与功耗墙：晶体管塞得下，为什么不敢同时通电 理解这些旋钮共同面对的功耗墙。
五、库模型与签核口径：交换数字由谁背书
选型讨论里出现的每一个速度与漏电数字，最终都要回到标准单元库的时序功耗模型核对。综合器与 STA 工具不自行计算器件电流，而是查 .lib：每个单元在每个 PVT 角下有二维延迟表（按输入斜率与输出负载索引）与 leakage 表，漏电还常按输入状态分别给出，因为栈效应使同一单元不同输入组合的漏电明显不同。这意味着「HVT 比 LVT 漏小五倍」这类说法只有在指定工艺、电压、温度与输入状态后才成立，口头经验值不能进入签核结论。
签核组织上有两个要点。其一，多角并行：setup 在慢角（低压、高温、慢工艺）收敛，漏电在高温高电压角考核，HVT 回收必须证明在最差 setup 角仍留保护带，LVT 投放则要回到漏电角确认预算。其二，时序与功耗分账迭代：每轮 Vt 置换后分别重跑 STA 与功耗分析，拒绝「时序好了再说」的单目标优化，否则前述发散陷阱必然重现。综合在流程中的位置与约束写法可回到综合是什么：RTL 怎么变成门级网表，为什么同样代码结果不同，多角路径怎样被全量计算见静态时序分析 STA 入门：不仿真，怎么把亿万条路径全算一遍。
这张思维导图把全篇收成五支：物理支回答交换为什么存在，单元支给出三档画像，流程支是综合期的两步迭代，决策支收纳工程判断与相邻旋钮的边界，签核支提醒所有结论以库表与多角验证为最终依据。读图时沿「物理→单元→流程→决策→签核」复述，即可重建整条选型链路。
这一篇在知识体系里的位置
本篇处在数字 IC 设计知识簇的器件物理与物理实现交界处。器件直觉来自 MOSFET 工作原理，功耗账的总体框架对应芯片功耗从哪来：动态翻转 + 漏电与暗硅与功耗墙；同属种子簇的相邻旋钮见体效应与阱偏置（运行时调 Vth）、逻辑努力与扇出（尺寸优化的算术）与 IR drop 与电源网格（供电约束）。流程落地一侧，综合与 STA 的入门口径在综合是什么和静态时序分析 STA 入门，电源域与 UPF 的分工在低功耗设计与 UPF；想直接进入工程深水区，按 STA 违例修复：Vt 置换与尺寸放大、多 Vt 漏电优化、低阈值单元使用管控、综合期 VT 换档与 repowering ECO 的顺序延伸阅读。
总结
多阈值电压单元选型（LVT/RVT/HVT）的本质是把一个器件物理交换做成可选库单元：亚阈值漏电对 Vth 呈指数依赖，Vth 每降低约一个亚阈值摆幅（室温约 70~100 mV），关断漏电约增大一个数量级，而 Vth 下调通过抬高过驱动电压带来的只是温和的延迟改善，交换天然不对称。工艺厂用沟道掺杂与栅功函数造出 footprint 兼容的 LVT/RVT/HVT 同族单元，使 Vt 换档成为不动物理、不改负载的低成本 ECO 手段。综合流程因此采用 RVT 起步、关键路径按配额投放 LVT 救 setup、正余量路径回收 HVT 省漏电的迭代闭环，每轮在全部签核角做增量 STA 与功耗分账；脱离多角余量、凭典型角数字成片换 HVT 会引发违例转负、缓冲插入与目标振荡的重综合发散。多 Vt 是单元级器件旋钮，多 Vdd 是域级架构旋钮、阱偏置是运行时可调旋钮，三者叠层使用而非互相替代；所有速度与漏电倍数都只在指定 PVT 与库表口径下成立，最终结论由 .lib 查表与多角签核背书，不存在可跨工艺照搬的通用数字。