极客工场

Appearance

共 4,890 字预计阅读约 16 分钟

门控时钟单元与毛刺：为什么不能直接用与门关时钟 ​

在 低功耗设计直觉：时钟门控、电源门控，为什么需要 UPF 里，时钟门控（clock gating）被列为降低动态功耗的第一手段：模块空闲时切断它的时钟，触发器和那段时钟树一起停止翻转。那一篇停在「用一个门控时钟单元把时钟关掉」的定位层，没有展开这个单元内部是什么。本篇往下走一层，回答一个写 RTL 时常会遇到的问题：既然只是「让时钟受使能控制」，为什么不能直接写一个与门？集成时钟门控单元（ICG，Integrated Clock Gating cell）里那个锁存器到底解决了什么？门控之后的 STA 签核问题在 时钟门控会不会引入新的时序问题 展开，本篇专注入门机制：毛刺怎么产生、锁存器怎么消除它。

本文要回答的问题 ​

  • 时钟网络为什么是片上最值得门控的一块功耗？
  • assign gated_clk = clk & en; 这种直白写法错在哪里，毛刺和切脉冲具体怎么形成？
  • ICG 内部「负电平敏感锁存器加与门」的结构，在满足使能时序时怎样让输出保持完整时钟脉冲？
  • 使能信号相对时钟要满足什么时序直觉，工艺库 ICG 相比自己手搭锁存器强在哪？
  • 行为级 RTL 怎么写，综合工具才会把它识别成时钟门控机会而不是一堆数据选择器？

下面这张概念卡先给出全篇的主线：一个错误起点、一种电路结构、一条带时序前提的输出行为，后面的编号节逐一展开。

门控时钟单元与毛刺：从错误起点到 ICG 的完整脉冲约束

一、先算一笔账：时钟为什么值得专门门控 ​

动态功耗的经典估计是 P ≈ α·C·V²·f，其中 α 是翻转活动率，推导细节在 芯片功耗从哪来。对普通数据通路来说，α 取决于数据——输入不变，输出就不翻。时钟网络则完全不同：它每个周期都要翻转一次，与数据无关，α 恒为 1；而且时钟要驱动整颗芯片上数量最庞大的触发器，沿途还有一长串时钟缓冲器。时钟树自身的电容乘以永不停止的翻转，使时钟网络在许多高性能 SoC 中可占动态功耗的三到四成，往往是单块占比最高的功耗来源；具体比例随架构、时钟树规模和工作负载变化。

反过来看，这也意味着门控的收益直接而集中：切断一个空闲模块的时钟，停掉的不只是模块内触发器的翻转，还包括喂给它们的那段时钟树缓冲器的翻转，一份门控同时掐断两处功耗。模块恢复工作时只要重新打开时钟，下一个周期就能正常运行，没有状态丢失、没有唤醒延迟，这是它相比电源门控最轻量的地方。问题只剩一个：这个「切断」动作本身必须干净，绝不能在时钟线上造出意外的边沿。

二、直接用与门控时钟：毛刺和切脉冲怎么来的 ​

最直白的想法是用一个与门把关：

verilog
assign gated_clk = clk & en;

语义上挑不出毛病——en 为 1 时时钟直通，en 为 0 时输出恒低。但与门是纯组合逻辑，没有任何采样或记忆能力：两个输入中任何一个变化，输出立刻跟着变化。时钟 clk 的翻转时刻是固定的，而使能 en 来自模块空闲判断、状态译码这类普通逻辑，它的翻转时刻不受时钟约束，完全可能落在 clk 的高电平期间。一旦两件事在高电平期间相遇，输出就不再是时钟的整拍复制。

具体有两种故障形态。第一种，en 在 clk 高电平期间撤销：gated_clk 的高电平被当场截断，本应持续整个高相位的脉冲变成半个宽脉冲，下游触发器看到的周期被缩短，原来的建立时间关系可能不再成立。第二种，en 在 clk 高电平期间才生效：gated_clk 在周期中间突然升高、又随 clk 下降沿跌落，造出一个亚周期窄脉冲；这个窄脉冲本身可能窄到违反最小时钟脉宽要求，却又足以被部分触发器当成有效边沿，导致有的寄存器翻了、有的没翻，状态一致性被破坏。

chip-design/beginner/seed-clock-gating-icg-glitch.md D2 示意图

读这张图抓住红色的两个节点：与门和它的输出。问题不在与门的逻辑功能，而在它的结构位置——一个无记忆元件直接串在时钟线上，任何时序失控的使能都会原样传导到时钟。蓝色的使能节点本身没错，错在它被允许在任意时刻直接触碰时钟。

或门派生的写法有对称的故障。若用低电平有效使能写成 gated_clk = clk | en_n，危险窗口移到时钟低电平期间：使能在低相位切换会截断低电平、制造额外的下降沿。也就是说，无论选与门还是或门，只要门控元件没有采样机制，使能翻转落在时钟的「活跃相位」并改变门输出，就可能造出切脉冲或窄毛刺，而普通组合逻辑给不出「只允许在安全相位切换」的约束。

下面的波形把与门方案的两种故障画在同一条时间轴上，时钟周期取四个时间格，高相位占前两格：

chip-design/beginner/seed-clock-gating-icg-glitch.md 波形时序图

读这张波形看三个周期。第二个周期里 en 在高相位中间拉低，gated_clk_and 的高电平只维持一格就被砍断，这是切短脉冲；第三个周期里 en 在高相位中间才拉高，输出冒出一个只有一格宽的孤立高电平，这是窄毛刺；对照第四个周期，en 全程稳定时输出才是一个完整脉冲。同样的 en 序列，下面会原样输入 ICG，差别一目了然。

三、ICG 的结构：负电平锁存器加与门 ​

ICG 的思路是给使能加一道相位关卡，让它只能在时钟安全的相位通过。典型结构是一个负电平敏感锁存器（low-active latch，也称低电平有效锁存器）级联一个与门：锁存器的 D 端接使能 en，锁存控制端接 clk，锁存器输出 Q 再和 clk 相与，产生最终的门控时钟。

负电平敏感锁存器的行为分两半：clk 为低电平时锁存器透明，Q 直接跟随 D，en 怎么变 Q 就怎么变；clk 一旦升高，锁存器进入保持态，入口关闭，Q 保持在上升沿那一刻采到的值，整个高相位都不再理会 D 上的变化。

chip-design/beginner/seed-clock-gating-icg-glitch.md D2 示意图

读这张图沿着使能走一遍：en 先进入紫色锁存器而不是直达与门，这是 ICG 与裸与门方案唯一却致命的结构差别；虚线框内的锁存器和与门在工艺库里是同一个单元，外部只露出 en、clk、gated_clk 三个端口。绿色输出节点标注「时序满足时保持完整脉冲」，依据就在锁存器的两半行为里。

把时间轴展开，安全性来自一个简单事实：与门输出 gated_clk 在 clk 高电平期间等于锁存器输出 Q，而高电平期间 Q 恰好保持不变。于是只要 en 满足锁存器关闭沿的建立/保持要求，高相位的翻转就会被关在锁存器门外，与门的控制端在整个高相位保持稳定——输出要么完整地随 clk 走完整个高相位，要么整拍关闭。en 的变化只能在低相位进入锁存器，等下一个上升沿锁存器关闭时定稿，它影响的是「下一个及以后的周期」，不会切割当前周期的脉冲；若使能时序违例，仍要靠 STA 检查拦截。

四、安全波形：同一个 en，两种输出 ​

把第二节那个故障波形里的 en 原样喂给 ICG，对比最有说服力。波形里多出的 latch_en 就是锁存器输出 Q：

chip-design/beginner/seed-clock-gating-icg-glitch.md 波形时序图

读这张波形盯住两个被治愈的时刻。第二个周期 en 同样在高相位中间拉低，但此时锁存器是保持态，latch_en 维持 1 不动，gated_clk 走完整个高相位才落下——切短脉冲消失，门控推迟到再下一个周期生效。第三个周期 en 在高相位中间拉高，锁存器照样拒收，latch_en 保持 0，这个周期时钟整拍关闭——窄毛刺消失，新使能要等当前周期结束后的低相位才被接纳。第四个周期 en 已稳定，输出重新给出完整脉冲。

对照两张波形可以总结出 ICG 的行为契约：在使能满足锁存器关闭沿时序要求时，门控的生效时刻对齐到周期边界，en 决定的是「下个周期开不开」，而不是「这个脉冲还剩多少」。对下游触发器而言，它看到的时钟仍保持原来的周期节奏，只是某些周期整拍缺席，原有建立保持关系不需要被半路变化的时钟边沿重新打断。

五、使能时序直觉与工艺库单元的价值 ​

锁存器不是无条件安全的，它给使能加上了明确的时序窗口。直觉上，建立时间要求 en 在 clk 上升沿——也就是锁存器关闭的那一刻——之前稳定下来，让锁存器有时间把值吃透；保持时间要求 en 在上升沿之后再稳住一小段，等锁存器入口真正关严。若 en 恰好在关闭瞬间翻转，锁存器同样可能进入亚稳态，错误值经与门传导成门控时钟上的异常脉冲。建立保持的物理含义可以复习 建立时间与保持时间：亚稳态从哪来，而 ICG 使能路径上的 clock gating setup/hold 检查怎么在 STA 工具里派生、违例怎么修，属于签核话题，在 时钟门控会不会引入新的时序问题 里有完整展开。

理解机制之后，工程上还有一个选择问题：既然结构就是锁存器加与门，能不能自己在 RTL 里例化两个标准单元搭一个？原理上可以，实践中不推荐。工艺库提供的 ICG 是一个预先 characterization 过的集成单元，价值集中在四点。第一，liberty 时序库内建了从 en 和 clk 到输出的完整时序弧与门控检查，STA 能自动派生约束；手搭的分立锁存器容易被工具按普通锁存器处理，检查遗漏要靠人工补约束。第二，综合工具认识 ICG 的功能原型，能把成组触发器的使能条件自动聚类、共用一个单元，手搭电路只能逐个维护。第三，时钟树综合 把 ICG 当作时钟树的合法分段点，会对门控子树重新平衡偏斜；分立单元不在这个识别名单里。第四，集成版图通常把锁存器与与门之间的内部连线控制得很短，并在指定工艺角下完成表征，使工艺偏差下的行为与库模型保持一致。只有当工艺库确实没有 ICG 时，才退到手搭方案并补齐全部手工约束。

六、RTL 怎么写才会被识别成门控机会 ​

前端工程师通常不需要例化 ICG，工具会从行为级写法里推断。最常见的模式是一组触发器共用同一个加载使能：

verilog
always @(posedge clk or negedge rst_n) begin
  if (!rst_n) begin
    data <= 32'b0;
  end else if (en) begin
    data <= next_data;
  end
end

当 en 为 0 时触发器保持原值，直译这个行为有两种电路：给每个触发器配一个数据选择器，en 为 0 时把自身输出绕回输入端；或者当同一个 en 扇出到足够多的触发器时，综合工具识别出这是一组同生共死的加载使能，转而插入一个 ICG 驱动整组触发器的时钟，en 为 0 时整组时钟停摆。后者省掉了每个触发器前的选择器，还停了时钟树翻转，面积和功耗都更优，因此现代综合工具在门控使能扇出达到阈值时默认走 ICG 路线。

想让推断稳定发生，编码上有几个条件：使能条件要尽量简单且无毛刺，优先来自寄存器输出或级数很浅的译码，复杂组合逻辑先寄存一拍再当使能；一组触发器的使能表达式要写成同一个，避免每个寄存器各带一个变形条件，工具无法聚类就只能退回选择器方案；不要在 RTL 里手工操作时钟信号，把「什么时候不需要工作」表达成同步行为里的条件，时钟的关断交给工具完成。另外注意平台差异：ASIC 工艺库有真正的 ICG 单元，门控是主流做法；FPGA 的触发器自带时钟使能引脚（CE），工具会把同样的写法映射到 CE 而不是门控时钟，在 FPGA 里手工切时钟反而是禁忌。同源的「无毛刺切换」思想在多路时钟选择场景的延伸，可以读 无毛刺时钟切换。

七、三种实现路线的对比 ​

把全篇的工程结论收进一张表，选型时按「时序可检查性」而不是「晶体管是否相似」判断。

对比维度直接 AND/OR 门控手写 latch 加 AND工艺库 ICG 单元
电路结构单个组合逻辑门串在时钟线上负电平锁存器加与门分立例化锁存器加与门集成在单一库单元
毛刺风险使能在活跃相位翻转并改变门输出时，可能出现切脉冲或窄脉冲结构正确且时序收敛时可消除这类毛刺，检查依赖手工约束时序满足库单元检查时，输出按完整周期打开或关闭
时序可检查性无标准检查点，STA 无法自动派生需手写约束，锁存器检查易遗漏liberty 内建门控时序弧，检查自动派生
综合与 CTS 识别不识别，时钟树上出现非法组合节点多数工具按普通锁存器处理，不参与时钟树聚类综合自动插入聚类，CTS 视为合法分段点并重平衡子树
适用场景不应直接用于正式时钟网络仅库中无 ICG 的极端工艺，需完整人工约束ASIC 低功耗设计的默认且推荐路线

表中三行实现的晶体管级行为可能十分接近，真正的分水岭是工具链能否替你把关：裸与门完全脱离检查，手搭方案依赖工程师个人不犯错，库 ICG 把结构正确性和时序检查都固化进了标准流程。

这一篇在知识体系里的位置 ​

本篇是低功耗设计的入门机制篇，向上承接两篇总览：低功耗设计直觉：时钟门控、电源门控，为什么需要 UPF 讲门控在低功耗工具箱里的定位，芯片功耗从哪来 讲动态功耗公式与时钟网络的占比。横向与时序基础相连：建立时间与保持时间：亚稳态从哪来 解释锁存器使能窗口的物理含义，时钟树综合 讲 ICG 插入后时钟树怎么重新平衡。向下的签核深读是 时钟门控会不会引入新的时序问题，覆盖门控检查、偏斜变化与违例修复；同源的安全切换机制见 无毛刺时钟切换。

总结 ​

门控时钟单元与毛刺的关系，可以用一条因果链收束：时钟网络每个周期持续翻转且通常驱动大量触发器，在许多高性能 SoC 中是占比最高的一类单一动态功耗来源，门控的收益正在于此；但与门是无记忆组合逻辑，assign gated_clk = clk & en; 允许使能在时钟高电平期间直接改动输出，若翻转改变了门输出，就可能形成切短脉冲或亚周期窄毛刺，或门派生写法在低电平期间有对称故障；ICG 用一个负电平敏感锁存器把使能变化限定在时钟低电平窗口，高电平期间锁存器保持、与门控制端稳定，在使能满足建立保持要求时，输出按完整周期打开或关闭；锁存器关闭沿对使能提出时序检查，而工艺库 ICG 把这套结构与时序弧固化进 liberty，使综合聚类、CTS 分段和 STA 门控检查进入标准流程，手写锁存器加与门只在库中无单元时勉强可用；前端设计只需把「空闲时保持」写成触发器共用的同步使能条件，工具会在扇出和策略满足时推断成 ICG，FPGA 平台则通常映射到触发器的 CE 引脚——真正要避免的不是时钟门控，而是让没有采样能力的组合逻辑直接串在时钟线上。