串扰和信号完整性毛刺是什么？

更新时间：2026-09-21。问题驱动短答页。片上信号完整性见 on-die SI，电源完整性见 IR drop，封装见 封装与 SI/PI。

一句话回答

串扰是相邻金属线之间的耦合电容（及互感）把一条翻转线（aggressor，攻击线）的变化耦合到本应稳定的邻近线（victim，受害线）上：它既能在 victim 上顶出一个窄毛刺（crosstalk glitch，可能被触发器误采样造成功能错误），也会让 victim 的跳变变快或变慢（crosstalk delta delay，恶化 setup 或 hold）。工艺越先进，连线越细越密、对地电容占比下降而线间耦合电容占比上升，串扰越显著，所以签核必须做 SI 感知（signal-integrity aware）的时序与噪声分析，在提取时保留耦合电容、联合考虑相邻线同时翻转，而不是只看孤立的线。

两类效应

效应	现象	后果
串扰延迟	同向翻转加速、反向翻转减速	setup/hold 违例
串扰毛刺	安静线上被感应出脉冲	被时钟沿误采、传送到敏感节点

• 攻击线与受害线同相翻转：等效减小负载、延迟变小（可能变太快出 hold 问题）。
• 反相翻转：等效增大负载、延迟变大（出 setup 问题）。
• 攻击线翻转而 victim 静止：在 victim 上产生毛刺，越靠近接收触发器越危险。

SI 签核做什么

• 提取时保留耦合电容（不要直接简化成接地电容），做串扰感知的 STA 和噪声分析。
• 分析攻击线在受害线采样窗口内同时翻转的最坏组合，统计 glitch 幅度/宽度和延迟变化。
• 在多角（MMMC，见 多模多角）下检查，因为串扰强度随电压/工艺变化。

缓解手段

• 增大关键线间距、避免长平行走线；
• 加屏蔽线（shielding）：关键信号两侧布地线/电源并就近打孔；
• 对长受害网插缓冲器，减小耦合段长度和输入到终点的放大；
• 控制 slew（转换时间）：慢翻转线辐射更强，约束 max transition；
• 合理布线层与走向、让易扰线（时钟、复位、异步信号）享受特殊规则；
• 时钟等关键网络用 shield/特殊 spacing，并防止毛刺进异步控制信号。

常见坑

• 仍用非耦合（非 SI）提取在先进工艺签核，漏掉串扰延迟。
• 只看功能毛刺、忽略串扰对 setup/hold 的延迟影响。
• 总线成片同相/反相同时翻转，互相串扰且带来地弹/电源噪声（与 IR drop、SSO 关联）。
• 仿真零延时看不到 glitch，以为没问题。

总结

串扰是相邻线通过耦合电容把 aggressor 的翻转耦合到 victim，既产生可能被误采样的噪声毛刺、又通过加速/减速改变线延迟导致 setup/hold 违例；先进工艺线间距缩小使线间耦合占主导，因此必须做保留耦合电容的 SI 感知签核，并用增大间距、屏蔽、插缓冲、限制 slew 和特殊布线规则来缓解，同时关注它与电源压降、同步开关噪声的耦合影响。