极客工场

Appearance

共 982 字预计阅读约 3 分钟

时钟分频怎么设计？偶数/奇数/半整数分频区别？ ​

更新时间：2026-09-21。问题驱动短答页。片上时钟见 时钟控制器 CGU，FPGA 时钟资源见 PLL/MMCM，门控风险见 clock gating vs enable、竞争/NBA。

一句话回答 ​

偶数分频最简单：用一个计数器数到 N/2−1 翻转一次输出，就能得到 1/N 频率、50% 占空比的方波（如 /4：0,1 翻转）。奇数分频想要 50% 占空比则不能只在一个时钟沿翻转，需要分别在上升沿和下降沿各生成一个“差半拍”的分频使能/波形，再把两路逻辑或（或与）组合，才能凑出占空 50% 的奇数分频；如果不要求 50% 占空（只要使能脉冲），用计数器在固定值产生单拍使能即可，逻辑最简单。半整数（N+0.5）分频同样依赖双边沿触发或“时钟与使能异或”技巧，波形不对称、通常只在特定接口需要。更重要的工程原则是：在数字设计里绝大多数“分频”需求其实不需要造一个新时钟——优先用计数器产生“时钟使能脉冲”让同一时钟下的逻辑周期性工作；真要另一个时钟频率，应走 PLL/MMCM 或全局时钟资源，绝不能用组合逻辑把信号“与/或”出时钟，那会有毛刺和不可收敛的时序，见 clock gating。

偶数分频（/4，50% 占空） ​

verilog
// 计数器 0..1，到 1 翻转 -> 输出频率 = clk/4
always @(posedge clk or negedge rst_n)
  if (!rst_n) begin cnt <= 0; div4 <= 0; end
  else if (cnt == 1) begin cnt <= 0; div4 <= ~div4; end
  else cnt <= cnt + 1;

奇数分频（如 /3，要 50% 占空） ​

  • 上升沿产生一个高 1.5/低 1.5 周期的波形 p（数到阈值翻转）。
  • 下降沿产生同样相位错开半个周期的波形 n。
  • div3 = p | n（按极性选择）得到占空 50% 的 /3。
  • 下降沿触发器在部分库/FPGA 可用，但要确认时序和资源；不需要 50% 占空时干脆用“每 3 拍一个使能脉冲”。

半整数（N+0.5）分频 ​

  • 利用上升沿和下降沿计数器，配合使能与时钟异或，得到 2N+1 个输入边沿对应整数个输出周期的效果。
  • 波形通常不对称、jitter 较大，仅在特定 UART/接口时序等场合使用，见 UART 波特率自动检测。

更推荐：时钟使能而非新时钟 ​

verilog
// 所有触发器仍接同一 clk，用 enable 控制“这拍是否动作”
always @(posedge clk) if (en_div) q <= d;
  • 避免多个异步/派生时钟域，省去 CDC 麻烦，见 CDC 处理。
  • 需要频率精确、相位可控的真正时钟用 PLL/MMCM/DLL，见 PLL vs DLL。
  • FPGA 上派生时钟必须上全局时钟网络，否则 skew/抖动大，见 FPGA 时钟资源。

常见坑 ​

  • 用组合逻辑 assign clk_out = clk & en 造门控时钟，产生毛刺，应使用 ICG 或改时钟使能。
  • 奇数分频只在单边沿翻转，得到非 50% 占空却以为正确。
  • 随便造多个派生时钟不做 CDC，数据跨域采错，见 两级同步。
  • 复位期间计数器和输出未一起复位，分频时钟相位不定。

总结 ​

偶数分频用计数器数到半周期翻转即可得 50% 占空；奇数分频要 50% 占空必须结合上升沿、下降沿两路波形再组合，否则只能得到非对称方波；半整数分频同样靠双边沿技巧且波形不对称。但 RTL 中绝大多数分频应实现为“时钟使能脉冲”而非物理新时钟，真正需要不同频率/相位时用 PLL/MMCM 和全局时钟网络，切忌用组合逻辑门控时钟产生毛刺。