极客工场

Appearance

共 838 字预计阅读约 3 分钟

UVM 是什么？这些组件各起什么作用？ ​

更新时间：2026-09-21。问题驱动短答页。UVM 组件与 phase 见 UVM 组件与 phase，sequence/driver/scoreboard 见 UVM 激励与比对，验证平台构建见 SystemVerilog testbench 基础，断言见 SVA。

一句话回答 ​

UVM（Universal Verification Methodology）是建立在 SystemVerilog 上的一套标准化、可复用的数字验证方法学和类库：它用 phase 机制（build/connect/run…）规定平台“何时创建、何时连接、何时运行”，用 factory 注册让对象可被派生类覆盖替换而不改原码，并统一了组件结构和报告。核心组件分工是：sequence 产生高层事务（如“发一笔 AXI 写”），sequencer 把事务交给 driver，driver 负责按总线协议把事务逐拍驱动到 DUT 引脚；monitor 在引脚上被动采样、还原成事务并广播；agent 把同一接口的 driver+sequencer+monitor 打包（active 含驱动、passive 只监听）；scoreboard 拿到 monitor 的实际事务与参考模型期望值比对；env 把多个 agent、scoreboard、参考模型组装起来，test 通过 factory/config_db 选择和配置具体场景。

组件关系 ​

bash
test
 └─ env
     ├─ agent (active/passive)
     │   ├─ sequencer ── sequence(事务源)
     │   ├─ driver     ──► DUT 引脚（激励）
     │   └─ monitor    ──采样 DUT 引脚，广播事务
     ├─ scoreboard     （期望 vs 实际比对）
     └─ reference model（预测期望输出）
  • driver：协议执行器，把抽象事务翻译成引脚波形（valid/ready/时序）。
  • sequencer：仲裁并转发 sequence item，本身不产生激励。
  • sequence：事务级激励生成，可组合/随机化/分层，见 约束随机激励。
  • monitor：被动、可复用，既供 scoreboard，也供覆盖率和调试。
  • agent：接口级复用单元，passive 模式下只挂 monitor（常用于输出侧或多实例）。
  • scoreboard：独立预测期望（参考模型/记分板队列），与实际逐事务比对。
  • env/test：env 搭结构，test 用 uvm_config_db/factory override 选配置和激励。

为什么这么分层 ​

  • 事务抽象：用“读写事务”而非逐引脚写 test，开发快、可读性好。
  • 复用：agent/VIP 可跨模块和项目复用，换接口只换 agent，见 UVM 组件与 phase。
  • 可配置：active/passive、虚接口、参数经 config_db 注入。
  • 组件解耦：monitor 与 driver 独立，便于重用和被动检查。

常见坑 ​

  • 把激励逻辑写进 driver，导致无法复用和随机；激励应在 sequence。
  • monitor 和 scoreboard 时序对不齐（采样点、reset 处理）造成假失败。
  • 不用 factory/phase，平台无法扩展，丢失 UVM 复用价值。
  • passive agent 误开 driver，多驱总线产生 X。

总结 ​

UVM 是基于 SystemVerilog 的标准化可复用验证框架，用 phase 管生命周期、factory 管可覆盖替换；sequence 造事务、sequencer 转发、driver 按协议驱动引脚、monitor 被动采样并广播、agent 把这三者按接口打包成可复用单元（active/passive）、reference model 预测、scoreboard 做期望与实际比对，env 组装、test 配置和选场景。这套分层把激励、协议、监听和检查解耦，是现代芯片模块到 SoC 级约束随机验证的标准骨架。