芯片流片流程是什么？
更新时间：2026-09-21。问题驱动短答页。前端后端分工见 前端和后端的区别，DRC/LVS 见 DRC 和 LVS 区别。
一句话回答
流片（tapeout）指芯片设计全部完成、把最终版图数据（GDSII）交给晶圆厂去实际制造的那个节点；在此之前要走一条 RTL → 验证 → 综合 → 物理实现 → 各种签核的长流程，制造出来之后还要封装和测试。 一次流片成本极高（先进工艺动辄上千万到上亿元），所以每个环节都必须签核通过。
主流环节
| 阶段 | 主要工作 | 产出物 |
|---|---|---|
| RTL 设计 | 用 Verilog/VHDL 写电路 | RTL 代码 |
| 功能验证 | 仿真/UVM、覆盖率收敛 | 验证报告 |
| 逻辑综合 | RTL 映射成门级网表 | 门级网表 |
| 形式验证 | 证明综合前后逻辑等价 | 等价性结论 |
| DFT | 插入扫描链/BIST 等可测结构 | 带 DFT 的网表 |
| 布局规划 | floorplan、电源规划 | 物理布图 |
| 布局布线 | 放置单元、时钟树 CTS、布线 | 版图 |
| 参数提取 | 提取真实寄生 RC | 延迟数据 |
| STA 签核 | 多工况时序收敛 | 时序报告 |
| 物理验证 | DRC/LVS/ERC/天线 | 干净版图 |
| GDSII 交付 | 签核后的最终版图 | GDSII/OASIS |
| 制造封测 | 制版、晶圆制造、切割封装测试 | 芯片成品 |
几点关键认识
- 前端 → 后端的分界大致在综合：前端产出和确认 RTL/网表，后端负责物理实现，详见 前端和后端。
- GDSII 是描述光刻几何图形的工业标准格式，工厂据此制作掩膜（光罩），见 版图数据格式。
- 流程不是严格单向：签核发现时序/物理问题会打回前面修改，反复迭代收敛。
- tapeout（流片）一词早年指把数据用磁带送出工厂，现沿用为「设计冻结、提交制造」。
常见坑
- 以为「写完 RTL 就能造」：RTL 到可制造版图之间还有大量物理与签核工作。
- 忽视 DFT：流片回来没有可测结构，量产时无法高效筛查坏片。
- 只在单一工艺角收敛：实际要覆盖快/慢、温度电压多个角，否则量产可能出问题。
- 低估流片成本与周期：一次重流片意味着几个月和巨额费用，所以签核极其严格。
- 混淆流片和量产：流片常先做小批工程片验证，通过后才规模量产。
总结
流片是把经过 RTL 设计、验证、综合、DFT、布局布线、STA 与 DRC/LVS 全部签核后的 GDSII 版图送交晶圆厂制造、再封装测试的过程；环节前后衔接、问题会打回迭代，因成本极高，每一步都必须在多工况下收敛签核，流片通常先出工程片验证再量产。