DVFS 为什么降压要配降频？工作点怎么选？
更新时间：2026-09-21。问题驱动短答页。低功耗见 低功耗入门、RTL 低功耗入门，电压与时序关系见 关键路径、PVT，电源域见 power gating。
一句话回答
CMOS 动态功耗约 P ≈ α·C·V²·f：单独降频只线性省功耗，而降压因为有平方项省电更明显，还能降低漏电；但电路在某电压下能跑的最高频率由关键路径延迟决定，电压越低晶体管越慢、可达频率越低。所以电压和频率必须成对联动：负载轻时切到较低的“频率-电压工作点（OPP）”同时降频降压，任务重再升回去。不能只降压不降频，否则关键路径时序违例、芯片出错。切换还有方向顺序：升性能时先升压稳定后再升频，降性能时先降频后降压，避免过渡窗口电压不够。实际用离散 OPP 表 + 多角时序裕量，并由片上稳压器和时钟/PLL 协同完成。
为什么必须 V 和 f 联动
- 关键路径延迟随电压降低而增大（驱动电流减小），见 关键路径。
- 每个电压都有一个最高安全频率 f_max(V)；工作点必须在该曲线下方留 margin。
- 只降 f 不降 V：省得少；只降 V 不降 f：建立时间违例。
- 在最坏 PVT（低压、高温、慢速工艺角，见 PVT/MMMC）下仍要收敛，故每档都按时序签核。
OPP 工作点与切换
| OPP | 频率 | 电压 | 场景 |
|---|---|---|---|
| high | 最高 | 最高 | 突发重负载 |
| mid | 中 | 中 | 常规 |
| low | 低 | 接近临界 | 待机/轻载 |
- OPP 表给出离散、经签核的 (f,V) 对，由 OS/电源框架按负载选档。
- 升档：先把电压升上来并稳定，再把频率升上去（先 V 后 f）。
- 降档：先降频率，再降电压（先 f 后 V）。
- PLL 重锁定和稳压器响应都有延迟，DVFS 不是瞬时的，调度要提前。
相关技术
- AVS（自适应电压调节）：按芯片实测（工艺偏差、温度、老化）闭环微调电压，比固定 OPP 更省电。
- 常和 power gating（空闲域断电）、clock gating、多核热插拔 一起组成电源管理，见 power gating。
- 低压逼近临界点时要监控时序错误/温度，部分设计加时序监控（canary/razor 类）。
常见坑
- 只降压不降频，低压下偶发时序错误且难复现。
- 升频时电压还没稳，切换窗口内崩机。
- OPP 只按典型角签核，高温/慢速芯片在低压档失效。
- 档位切换过于频繁，稳压器/PLL 响应和效率反而拖累。
总结
DVFS 利用 P≈αCV²f，靠电压的平方项获得最大省电收益，但电路可达频率受电压决定的关键路径延迟约束，所以频率和电压必须按签核好的 OPP 表成对调节：轻载降频又降压、重载升压再升频，且升档先升压后升频、降档先降频后降压，每个工作点都要在最坏 PVT 下满足时序并预留稳压器/PLL 响应时间；再配合 AVS 闭环微调与电源门控、时钟门控，构成现代 SoC 按负载节能的核心机制。