芯片低功耗设计有哪些方法？
更新时间：2026-09-21。问题驱动短答页。入门见 低功耗入门 与 功耗入门，电源域/保持/隔离见 电源域 retention/isolation，UPF 见 低功耗 UPF。
一句话回答
功耗分两类——充放电带来的动态功耗（近似 P动态 ≈ α·C·V²·f）和晶体管关不断的静态漏电；低功耗就是对着这两个来源分层下手：架构层用降频/降压、时钟和电源门控、多电压多域、事件驱动；RTL/物理层插时钟门控、操作数隔离、用多阈值（HVT/LVT）单元、电源域+保持+隔离；系统软件层配合 DVFS、空闲休眠与工作模式切换，越靠上层节能效果越大。
分层手段
架构/系统层（节能空间最大）
- 降频（f）、降压（V，平方收益）：DVFS 按负载动态调频调压。
- 电源门控 power gating：整块不用就断电（省漏电），代价是上电延迟和状态保持。
- 多电压域：不同模块供不同电压；事件驱动代替空转轮询。
- 算法层减少翻转/访存、用定点替代浮点等，见 定点基础。
RTL 层
- 时钟门控：寄存器不翻转时停掉时钟，见 门控时钟是什么。
- 操作数隔离：使能无效时不让数据通路无谓翻转。
- 状态机用翻转更少的编码、避免无谓宽总线翻转、总线数据编码。
物理/工艺层
- 综合时自动插集成时钟门控单元（ICG）。
- 多阈值单元：关键路径用 LVT（快但漏电大）、非关键路径用 HVT（慢但漏电小）。
- 电源域划分、保持寄存器（retention）、隔离单元（isolation）、电平转换（level shifter），断电域输出要隔离防悬空，见 电源域设计。
- 时钟树功耗管理、门级功耗分析与签核，见 功耗分析。
软件/系统协同
常见坑
- 只在后端抠单元：收益远不如架构层降频降压/电源门控。
- 电源门控忘了隔离单元：断电域输出 X 传播打挂其他模块；忘 retention 导致唤醒丢状态。
- 时钟门控引入毛刺：要用无毛刺门控（ICG 锁存结构），不能直接与门控时钟。
- 只看动态功耗：先进工艺漏电占比很高，需多阈值/电源门控。
- 低功耗验证不足：电源域切换 bug 在普通功能仿真里看不到，需 power-aware 验证。
总结
低功耗要同时治动态功耗（α·C·V²·f）与漏电：架构层降频降压、DVFS、电源门控、多电压域和事件驱动收益最大；RTL/物理层用时钟门控、操作数隔离、HVT/LVT 多阈值、电源域+保持+隔离；软件配合休眠与模式切换，并用 UPF 做电源意图与电源感知验证；典型坑是门控时钟毛刺、断电域不隔离、不做 retention。