极客工场

Appearance

共 803 字预计阅读约 3 分钟

Verilog 什么时候会意外综合出锁存器？ ​

更新时间：2026-09-21。问题驱动短答页。锁存器与触发器区别见 latch vs flip-flop，编码规范见 RTL 编码风格。

一句话回答 ​

在 always @(*) 这种想写组合逻辑的块里，如果某个输出在某条路径上没有被赋新值（if 缺 else、case 缺 default、多个输出只在部分分支赋值），综合器为了“保持它原来的值”就必须加存储元件，于是推断出锁存器（inferred latch）。组合设计里这几乎总是 bug：它对电平敏感、易产生毛刺、难做 STA。消除办法是在块开头给每个输出赋默认值、写全 else/default，保证任何输入组合下输出都被驱动。

推断条件 ​

满足“组合块 + 输出需保持旧值”即触发：

verilog
// 有问题：en=0 时 q 没赋值 → 推断 latch
always @(*) begin
  if (en) q = d;
end

// 修复：补全分支
always @(*) begin
  if (en) q = d;
  else    q = 1'b0;
end

典型三种写法：

  • if 没有配套 else；
  • case 没有 default，或某些 case 里漏了输出；
  • 一个块里多个输出，只在部分分支对其中某个赋值。

为什么不该有意外 latch ​

  • latch 是电平敏感器件，使能期间输出随输入透明，关闭才保持，分析模型和触发器完全不同。
  • 易生毛刺、对脉冲宽度敏感；静态时序分析更复杂（用 time-borrow 而非周期检查）。
  • 可测性差，扫描链插入困难，DFT 覆盖率下降。
  • 通常并非设计意图，说明分支没考虑全。

三种消除手法 ​

  1. 块首默认赋值（最省心）：always @(*) 开头先 y = 0; 再在分支里覆盖。
  2. 写全分支：每个 if 配 else，每个 case 配 default。
  3. 改用时序逻辑：若确实需要“记住”，就明确写成 always @(posedge clk) 用触发器，而不是放任 latch。

什么时候故意用 latch ​

锁存器不是绝对不能用：高性能数据通路可用高电平透明锁存器做时间借用（time borrowing / 半周期路径），门控使能也可能用锁存结构。但这些是有意的、有时序约束支撑的设计，与“漏写分支”的意外 latch 完全不同。

常见坑 ​

  • 用 @(a or b) 旧写法漏列敏感信号，仿真和综合行为不一致；应统一 @(*)。
  • 块里某个输出只在个别分支赋值，其余情况靠“保持”。
  • 复位/使能信号没进所有分支，综合报警告却被忽略。
  • 看到 latch warning 不处理，等到门级仿真才出毛刺。

总结 ​

只要组合块 always @(*) 中存在输出在某些输入下不被赋值（缺 else、缺 default、多输出漏赋值），综合器为保持旧值就会推断电平敏感的锁存器，这在同步设计里基本是 bug、会带来毛刺和 STA/DFT 麻烦；用块首默认赋值、补全所有分支、或干脆改成时钟沿触发器即可消除，只有在明确要做时间借用等场景才应有意地使用 latch。