极客工场

Appearance

共 490 字预计阅读约 2 分钟

缓存访问流水线与时序 ​

更新时间：2026-10-01。高频率下一次命中可能要多拍，理解访问内部步骤才能解释 load-to-use 延迟。

本文要回答的问题 ​

  • 一次命中在硬件里要经过哪些步骤？
  • load-to-use 变多为什么拖慢紧耦合循环？

一、访问步骤 ​

地址分 index/tag → 用 index 读 tag 阵列和数据阵列 → tag 比较判断命中哪一路 → 从选中路取出数据输出。高频时这些步骤被切成流水线级。

二、并行与优化 ​

  • tag/data 并行：同时读所有路数据再按命中选，快但费能。
  • way prediction：先预测一路只取它，错了再重来。
  • VIPT：用虚拟 index、物理 tag 兼顾速度与一致性，但可能产生同义词别名，需处理。
concepts/cache/cache-access-pipeline-timing.md D2 示意图

三、常见坑 ​

  • 把 L1 命中默认当 1 周期（高频大缓存常不止）。
  • VIPT 别名未处理。
  • 忽略 load-to-use 对关键环的决定性作用。

小结 ​

命中经读阵列、比较、选路多级，优化靠并行/路预测/VIPT，load-to-use 是紧循环的关键延迟。下一篇 工作集与缓存足迹。

总结 ​

一次 L1 命中不是"一拍出数"，而是地址切分、并行读 tag/data 阵列、比较选路、驱动输出一串步骤，高频设计必须把它们切成多级流水线——所以 load-to-use 延迟常大于 1 周期，并直接决定紧耦合循环的迭代速度；tag/data 全并行快但费能，way prediction 先猜一路省能、猜错重来，VIPT 用虚拟 index 换速度又必须处理同义词别名。看懂缓存，先看它内部那几级流水，而不是只看命中率。